大学通信工程数字钟课程设计多功能数字钟课程设计

多功能数字钟电路设计一、设计任务二、主体电路的设计三、主体电路的组装四、组装调试步骤五、常见故障处理准确计时，以数字形式显示时、分、秒；小时的计数要求是“24进制”，分和秒的计时要求60进位；校时电路；1、基本功能一、设计任务2、扩展功能定时控制；仿广播电台正点报时；报整点时数；触摸报整点时数。74LS90二-五-十进制计数器7片74LS47BCD-7段译码/驱动器（共阳）4片555芯片1只共阳数码4只100K可变电阻1只电阻10K1只510欧4只电阻电容0.1U、0.01U各1只面包板一块导线若干3、实验器材拟定数字钟电路的组成框图，要求实现电路的基本功能。设计并安装各单元电路，要求布线整齐、美观、便于级联与调试。测试数字钟系统的逻辑功能。画出数字钟系统的整机逻辑电路图。写出设计性实验报告4、设计步骤与要求5、学习要求掌握数字系统的设计方法、装调技术及数字钟的功能扩展电路的设计。数字钟电路系统的组成框图振荡电路二、主体电路的设计1、振荡电路的设计555多谐振荡电路100Kf=1KHzf=1/(R1+2R2)C1ln2R2R1、分频器的设计分频器的功能主要有两个：一是生产标准秒脉冲信号；二是提供功能扩展电路所需要的信号。74LS9074LS9074LS901Hz(1S)1KHz100Hz10Hz十分频555引入CPAQDCPAQDCPAQD分频电路T=1msT1=10msT2=100msT3=1s、计数器的设计（1）６０进制秒、分的设计（1）２４进制小时设计４、译码显示的设计74LS47是共阳数码管译码驱动器。其外引线排列如图所示。输出是低电平0时，对应字段点亮；输出为1时，对应字段熄灭。74LS47译码器/驱动器引脚图共阳极数码管结构及引脚图+5V51076421910512345109876译码驱动器功能表译码显示电路设计6217453510Ω38５、校时电路的设计Vcc三、主体电路的组装如图所示数字钟组成框图，按照信号流向分级安装，逐级级连。振荡电路分频电路振荡电路分频电路计数电路译码显示电路校时电路面包板的介绍断点横通竖不通竖通横不通芯片布局74LS47×474LS90×474LS90×3555断点先用4片74LS90分别组成60进制分计数器和24进制小时计数器。2.将四位译码和共阳数码显示部分接好，每位数码管公共端3、8各接一只510欧上拉限流电阻。3.先接实验台的10HZ~100HZ计数脉冲，调节合适频率，测试计数、进位和显示部分是否正常，如不正常检查故障并排除。4.如电路功能正常，再用555芯片组成多谐振荡器，用示波器观察输出波形，调整电位器R2，使振荡频率f=1kHZ。5.用3片74LS90组成10、100、1000分频电路，得到标准秒脉冲信号，接至前面组装好的数字钟分、时（秒）电路，测试计数功能。6.修改小时部分为60进制计数器，只连接分、秒部分，观察电路是否正常。四、组装调试步骤如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退耦滤波电容。通常用几十微法的大电容与0.01uF的小电容相并联。频率太快校时电路开关抖动问题数码显示亮度问题接线不可靠检查分频电路特别注意：每片芯片的电源连接和共地问题！不要带点拔插电路和芯片。五、常见故障处理(1S)1KHz100Hz10Hz十分频555引入CPAQDCPAQDCPAQD74LS90接地、置9端接线问题二-五-十进制计数器74LS47共阳七段译码驱动器附：芯片引脚图74LS86四-二输入异或门74LS00四-二输入与非门时、分电路接线示意图：高位进位数字钟整体效果：