(麦山版)数字逻辑与数字系统实验指导书_

《数字逻辑与数字系统》实验指导书麦山郑建霞王明安计算机科学系硬件教研室二○一○年三月1实验一基本逻辑门实验一、实验目的1．掌握TTL与非门、或非门和异或门输入与输出之间的逻辑关系。2．熟悉TTL中、小规模数字集成电路的外型、管脚和使用方法。3．掌握“TDS-4数字系统综合实验平台”和常规实验仪器的使用方法。二、实验器件和设备1．四2输入与非门74LS001片2．四2输入或非门74LS281片3．四2输入异或门74LS861片4．TDS-4数字系统综合实验平台1台5．万用表1个6．逻辑笔1个三、实验内容1．测试四2输人与非门74LS00一个与非门的输入和输出之间的逻辑关系。2．测试四2输入或非门74LS28一个或非门的输入和输出之间的逻辑关系。3．测试四2输入异或门74LS86一个异或门的输入和输出之间的逻辑关系。四、实验提示1．将被测器件插入实验台上的14芯插座中。2．将器件的引脚7与实验台的“地(GND)”连接，将器件的引脚14与实验台的+5V连接。3．用实验台的电平开关输出作为被测器件的输入，拨动开关，则改变器件的输入电平。4．将被测器件的输出引脚与实验台上的电平指示灯连接，指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。5．用万用表的电压档测量被测器件的输入引脚和输出引脚的电压值。五、实验报告要求1．画出三个实验的原理图和接线图。2．用分别用电压值表和真值表表示出实验结果。2实验二数据选择器和译码器一、实验目的1．掌握数据选择器的逻辑功能和使用方法。2．掌握译码器的逻辑功能和使用方法。二、实验所用器件和设备1．双4选1数据选择器74LSl531片2．双2：4线译码器74LSl391片3．TDS-2数字电路实验系统1台4．万用表或逻辑笔1个5．示波器1台三、实验内容1．测试74LSl53中一个4选1数据选择器的逻辑功能。4个数据输入引脚CO-C3分别接实验台上的10MHz、1MHz、500kHz、100kHz脉冲源，变化数据选择引脚A、B的电平和使能引脚G的电平，产生8种不同的组合，观测每种组数据选择器的输出波形。2．测试74LSl39中一个2-4译码器的逻辑功能。4个译码输出引脚YO～Y3接电平指示灯，改变引脚G、B、A的电平，产生8种组合，并记录指示灯的显示状态。四、实验报告要求1．画出实验接线图。2．根据实验结果写出74I_5139和74LSl53的真值表。3．分析74LS139和74LSl53中引脚G的功能。3实验三全加器构成及测试一、实验目的1．了解全加器的实现方法，掌握全加器的功能。二、实验所用器件和设备1．四2输入与非门74LS001片2．四2输入异或门74LS861片3．TDS-2数字电路实验系统1台三、实验内容1．用1片74S00和1片74LS86组成如图1所示的逻辑电路。图1全加器2．将A、B、CI接电平开关输出，F、CO接电平指示灯。3．拨动电平开关，产生A、B、CI的8种组合，观测并记录F和CO的值。五、实验报告要求1．写出F和CO的逻辑表达式。2．用真值表表达逻辑图1。ABCIFCO4实验四触发器一、实验目的1．掌握RS触发器、D触发器、JK触发器的工作原理和使用方法。二、实验所用器件和设备1．四2输人正与非门74LS001片2．双D触发器74LS741片3．双JK触发器74LS731片4．TDS-2数字电路实验系统1台5．双踪示波器1台三、实验内容1．用74LS00构成一个RS锁存器。R、S端接电平开关输出，Q、Q端接电平指示灯。改变R、S的电平，观测并记录Q、Q的值。2．测试双D触发器74LS74中一个触发器的功能。(1)将CLR（复位）、PR（置位）引脚接实验台电平开关输出，Q、Q引脚接电平指示灯。改变CLR、PR的电平，观察并记录Q、Q的值。(2)在(1)的基础上，置CLR、PR引脚为高电平，D（数据）引脚接电平开关输出，CLK（时钟）引脚接单脉冲。在D分别为高电平和低电平的情况，按单脉冲按钮，观察Q、Q的值，并记录。(3)在(1)的基础上，将D引脚接1MHz脉冲源，CLK引脚接1OMHz脉冲源。用双踪示波器同时观测D端和CP端，记录波形；同时观测D端、Q端，记录波形，分析原因。3．制定对双JK触发器74LS73一个JK触发器的测试方案，并进行测试。四、实验提示1．74LS73引脚11是GND，引脚4是VCC。2．D触发器74LS74是上升沿触发，JK触发器74LS73是下降沿触发。五、实验报告要求1．画出实验内容1的原理图，写出其真值表；2．写出实验内容2、3各步的现象，按如下形式写出实验内容2的真值表。表1真值表输入输出PRCLRCLKDQ、Q5实验五计数器一、实验目的1．掌握计数器74LSl62的功能和级连方法。2．掌握任意模计数器的构成方法。4．熟悉数码管的使用。二、实验说明计数器器件是应用较广的器件之一。它有很多型号，各自完成不同的功能，供使用中根据不同的需要选用。本实验选用十进制BCD同步计数器74LSl62作为实验用器件，其引脚图见附录A。Clock是时钟输入端，上升沿触发计数触发器翻转。允许端P和T均为高电平时允许计数，允许端T为低电平时禁止进位Carry产生。同步预置端load加低电平时，在下一个时钟的上升沿将计数器置为预置数据端的值。清除端Clear为同步清除，低电平有效，在下一个时钟的上升沿将计数器复位为0。在计数值等于9时，进位位Carry为高，脉宽是1个时钟周期，可用于级联。三、实验所用器件和设备1．同步4位BCD计数器74LS1622片2．二输入四与非门74LS001片3．示波器1台4．TDS-2数字电路实验系统1台四、实验内容1．用1片74LSl62和1片74LS00采用复位法构一个模7计数器。用单脉冲做计数时钟，观测计数状态，并记录。用连续脉冲做计数时钟，观测并记录QD、QC、QB、QA的波形。2．用1片74LSl62和1片74LS00采用置位法构一个模7计数器。用单脉冲做计数时钟，观测计数状态，并记录。用连续脉冲做计数时钟，观测并记录QD、QC、QB、QA的波形。3．用2片74LSl62和1片74LS00构成一个模60计数器。2片74LSl62和QD、QC、QB、QA分别接两个数码管的D、B、C、A。用单脉冲做计数时钟，观测数码管数字的变化，检验设计和接线是否正确。五、实验报告要求1．画出复位法构成的模7计数器的电路图，写出单脉冲做计数脉冲时，QD、QC、QB、QA的状态转移表。画出连续计数脉冲下QD、QC、QB、QA波形图。2．画出置位法构成的模7计数器的电路图，写出单脉冲做计数脉冲时，QD、QC、QB、QA的状态转移表。画出连续计数脉冲下QD、QC、QB、QA波形图。3．画出模60计数器电路图6实验六通用逻辑阵列（GAL）一、实验目的1．以GAL16V8为例，了解GAL的工作原理、特点、引脚和使用方法。2．初步掌握使用ABEL语言编程方法，使用ABEL语言编程实现较复杂的逻辑功能。二、实验所用器件和设备1．GALl6V81片2．GAL编程器1套3．示波器1台4．TDS－2数字电路实验系统1台三、实验内容1．用ABEL编程语言设计一个4位格雷码计数器。格雷码的编码规则规定，任何相邻的代码只有1个二进制位状态不同，其余3位二进制位必须状态相同。用4个二进制位的格雷码表示十进制数的十个状态的方案很多，表2给出两组最常用的编码值，本实验只要求实现一种格雷码方案，从上面两个方案中任选其一。表2格雷码十进制数格雷码(1)格雷码(2)0000000001000101002001101103001000104011010105111010116101000117100000018110010019010010002．设计格雷码计数器的逻辑电路，用FM软件实现。首先用文本编辑生成一个扩展名为PLD的设计文件，该设计文件应符合FM规定的语法。然后用FM软件编译，生成JEDEC类型的文件。3．将JEDEC文件通过GAL编程器写入GALl6V8。5．将GALl6V8插入TDS实验台上的20芯插座，接好电源和地。使用单脉冲做计数时钟。格雷码计数器的4个输出接电平指示灯。观察并记录单脉冲多次作用下，格雷码输出的状态变化。四、实验报告要求1．画出格雷码计数器的逻辑电路图。2．写出实现格雷码计数器的ABEL程序。3．根据自己的设计，简述使用可编程逻辑器件GAL实现数字逻辑功能有哪些特点。7附录A常用实验器件引脚图1、四2输入正与非门74LS002、六反向器74LS043、四2输入正或非门74LS284、四2输入异或门74LS865、双J-K触发器（带清除端）74LS73AJ-K触发器真值表输入输出CLRCLKJKQQLXXXLHH↓LLQ00QH↓LHLHH↓HH反转HHXXQ00Q6、双D正边沿触发器（带预置和清除端）74LS74D触发器真值表输入输出PRCLRCLKDQQLHXXHLHLXXLHLLXXHHHH↑HHLHH↑LLHHHLXQ00Q1CLR1D1CLK1PR1Q1QGNDVcc2CLR2D2CLK2PR2Q2Q1234567141312111098QQPRJCLKKCLR1CLK1CLR1KVcc2CLK2CLR2J1J1Q1QGND2K2Q2Q1234567141312111098QQJCLKKCLR1Y1A1B2Y2A2BGNDVCC4Y4B4A3Y3B3A1234567141312111098BAYABY1A1Y2A2Y3A3YGNDVCC6A6Y5A5Y4A4Y1234567141312111098AYAY1A1B1Y2A2B2YGNDVCC4B4A4Y3B3A3Y1234567141312111098BAYABY1A1B1Y2A2B2YGNDVCC4B4A4Y3B3A3Y1234567141312111098BAYABY87、三态输出的四总线缓冲器74LS1258、双2:4线译码器/分配器74LS139真值表输入输出允许G选择BAY0Y1Y2Y3HXXHHHHLLLLHHHLLHHLHHLHLHHLHLHHHHHL9、GAL16V810、双4:1线数据选择器/多路开关74LS153真值表选通G选择输入BA数据输入C0C1C2C3输出YHXXXXXXLLLLLXXXLLLLHXXXHLLHXLXXLLLHXHXXHLHLXXLXLLHLXXHXHLHHXXXLLLHHXXXHH11、同步十进制计数器74LS162⑴Clock为计数时钟，上升沿计数。⑵Clear为同步清除，低电平有效。⑶Load为同步预置，低电平有效。⑷D、C、B、A为数据预置端，D为最高位。⑸QD、QC、QB、QA为计数输出，QD为最高位。⑹Carry为进位输出，高电平有效，其宽度与QA相等。⑺EnableT和EnableP为高时，允许计数，EnableT为低时，禁止Carry输出。I/CLKIIIIIIIIGNDVCCI/O/QI/O/QI/O/QI/O/QI/O/QI/O/QI/O/QI/O/QI/OE1234567891020191817161514131211ClearClockABCDEnablePGNDVCCCarryQAQBQCQDEnableTLoad123456781615141312111091GB1C31C21C11C01YGNDVCC2GA2C32C22C12C02Y123456781615141312111091G1A1B1Y01Y11Y21Y3GNDVCC2G2A2B2Y02Y12Y22Y3123456781615141312111091C1A1Y2C2A2YGNDVCC4C4A4Y3C3A3Y1234567141312111098Y=AC为高时输出禁止ACY912、四2输入正与非门74LS20BAYABY