搜索
打开ISE8.2i软件：双击桌面快捷方式或者按步骤Start→AllPrograms→XilinxISE8.2i→ProjectNavigator打开ISE软件。建立新工程：1.点击File，选择NewProject，打开新工程创建向导。2.在工程名字中输入led_test。并将工程保存在自己想保存的位置：F:\FPGA_study\ISE_project。3.在Top-LevelSourceType选择项中选择HDL，然后点next进行下一步。4.在对话框“NewProjectWizard–DeviceProperties”中，按下图选择工程的器件配置。然后点击next进行下一步5.点next。6.点next。7.点Finish。创建Verilog资源1.在sources窗口中右击，选择newsource。如下图。2.选择VerilogModule，并在Filename中输入led_test。点击next。3.在对话框中PortName栏中分别输入CLOCK和led，其中CLOCK为输入；led为输出，且led的Bus一栏打上勾，并在MSB一栏输入数字7。然后点next。4.选择Finish。生成的文件窗口如下图。5.编辑文件“led_test.v”moduleled_test(CLOCK,led);inputCLOCK;output[7:0]led;reg[7:0]led;reg[22:0]count=0;parameterbit1=8'b0000_0001,bit2=8'b0000_0010,bit3=8'b0000_0100,bit4=8'b0000_1000,bit5=8'b0001_0000,bit6=8'b0010_0000,bit7=8'b0100_0000,bit8=8'b1000_0000;always@(posedgeCLOCK)begincount=count+1;if(count==4000000)count=0;//每100ms变一次0endalways@(posedgeCLOCK)beginif(count==1)begincase(led)bit1:led=bit2;bit2:led=bit3;bit3:led=bit4;bit4:led=bit5;bit5:led=bit6;bit6:led=bit7;bit7:led=bit8;bit8:led=bit1;default:led=bit1;endcaseendendendmodule检查所写的程序代码是否有误1.在Sources窗口的下拉项中选择Synthesis/Implementation。2.在Sources窗口中选择led_test.v文件。3.在Process窗口中，展开“Synthesize-XST”，并双击“CheckSyntax”项。检查结束后，如果无语法错误，“CheckSyntax”前会有一个绿色的勾。设计仿真VerifyingFunctionalityusingBehavioralSimulation1.右击source窗口中的led_test，添加新文件。2.在对话框中选择“VerilogTestFixture”，并在Filename中输入led_test_ft，点击next。3.点击next。4.点击Finish。从而创建测试文件“led_test_ft.v”。如下图所示。5.编辑测试代码，在endmodule前加语句“always#12.5CLOCK=~CLOCK;”，产生40M的时钟。保存测试文件。6.在sourcesfor窗口的下拉项中选择BehavioralSimulation。在source窗口中选中文件“led_test_ft_v”，在process窗口中展开“modelsimsimulator”，右击“simulatebehavioralmodel”，选择属性。7.在processproperties对话框中，将“simulationruntime”设置为0ns。8.双击“simulatebehavioralmodel”打开modelsim仿真工具，在控制窗口中输入命令“run500000us”，进行仿真。窗口如图所示。创建时序约束进入时序约束1.在sourcesfor窗口的下拉项中选择Synthesis/Implementation，并在source窗口中选中led_test。2.在process窗口中展开UserConstraints，并双击CreateTimingConstraints。3.程序运行后，会弹出窗口点击Yes。之后“XilinxConstraintsEditor”软件会打开。4.在“XilinxConstraintsEditor”的左下方，选中Global，然后双击CLOCK项的period，打开“ClockPeriod”对话框，在对话框中选中Specifytime，并将time值改为25，其他不变，点击OK。5.双击“PadtoSetup”，打开对话框。将OFFSET修改为10，点击OK。6.双击ClocktoPad，弹出对话框，将OFFSET修改为10，点击OK。7.XilinxConstraintsEditor软件如下图所示。保存并关闭XilinxConstraintsEditor。ImplementDesignandVerifyConstraintsImplementingtheDesign1.在ISE的sources窗口中选中led_test。2.在process窗口中双击ViewDesignSummary打开DesignSummary。3.在process窗口中双击ImplementDesign。4.结束后，在process窗口的ImplementDesign前面会有绿勾。5.在DesignSummary中找到PerformanceSummary，然后点击AllConstraintsMet。确保都能满足约束。6.关闭DesignSummary。管脚约束，分配管脚1.在sources窗口中选中led_test，在process窗口中展开UserConstraints，双击AssignPackagePins。打开XilinxPACE软件。2.在XilinxPACE中选中PackageView。3.在DesignObjectList窗口中，向LOC一栏填写管脚分配。CLOCK-P55Led[0]-P68Led[1]-P63Led[2]-P60Led[3]-P59Led[4]-P53Led[5]-P52Led[6]-P51Led[7]-P504.保存配置。保存时会弹出BusDelimiter对话框，选中XSTDefault:，点击OK。并关闭PACE。ReimplementDesignandVerifyPinLocations1.在process窗口中双击ViewDesignSummary，打开designsummary。2.选中PinoutReport，在打开的窗口中点击SignalName，检查各信号所对应的管脚是否正确。3.在process窗口中双击ImplementDesign。4.重复步骤2，检查各信号管脚是否正确。5.关闭DesignSummary。利用时序仿真来检查设计1.在sourcesfor窗口的下拉项中选中Post-RouteSimulation。2.在sources窗口中选中led_test，在process窗口中双击SimulatePost-Place&RouteModel。3.在打开的modelsim的控制窗口中输入命令“run500000us”进行仿真。4.检查时序是否正确，然后关闭modelsim。往硬件中下载FPGA程序1.连接好硬件电路。2.在sourcesfor窗口的下拉项中选择Synthesis/Implementation。3.在sources窗口中选中led_test。4.在processes窗口中展开GenerateProgrammingFile。5.双击ConfigureDevice(iMPACT)。运行过程中会弹出一个XilinxWebTalkDialog对话框，点击Decline，弹出另外一个对话框DeclineDialog，选中Disablethecollectionofdeviceusagestatisticsforthisprojectonly，点击OK。6.此时iMPACT会打开，器件配置对话框会显示出来。7.在Welcome对话框中选中ConfiguredevicesusingBoundary-Scan(JTAG)，并且保证下拉项中选中的是AutomaticallyconnecttoacableandidentifyBoundary-Scanchain。点击Finish。8.运行成功后，工作窗口中会显示出两个器件：xcf01s和xc3s200，并有一个对话框“AssignNewConfigurationFile”弹出。9.在对话框中选中led_test.bit，并打开，之后会弹出一个警告窗口，点OK。10.右击xc3s200，选择program，弹出programmingproperties对话框，选中OK。11.program成功结束后，窗口中会显示出programsucceeded。如下图。12.此时程序已成功下载到FPGA中，PCB板上的8个LED灯就在不断的闪烁，说明程序在执行。关闭iMPACT，并且不保存。