微机原理及接口技术 第五章 存储器

微机原理及接口技术第五章存储器第五章存储器第一节概述一、存储器的分类二、存储器的主要性能指标三、存储系统的层次结构—速度,容量,成本的统一第二节半导体存储器一、半导体存储器的分类二、半导体存储器芯片的选用原则三、随机存取存储器RAM四、只读存储器ROM第三节半导体存储器与CPU接口第五章存储器一.CPU与半导体存储器连接中的几个要点二.存储器的地址选择及连接三.EPR0M与CPU的连接方法小结一、存储器的分类二、存储器的主要性能指标三、存储系统的层次结构—速度,容量,成本的统一第一节概述一、存储器的分类1.按用途分内部存储器（主存储器）：用途：存放当前运行所需信息。特点：速度快，容量小，价格高。外部存储器（辅助存储器）：用途：存放当前暂不参与运行的文件、数据。特点：容量大、价格低、速度慢。一、存储器的分类（续）2.按存储介质分磁存储器半导体存储器激光光盘存储器磁芯磁泡磁鼓磁带磁盘3.内部存储器按性质分只读存储器ROM（非易失性）随机存取存储器RAM（易失性）SRAMDRAM掩模ROMPROMEPROMEEPROM一、存储器的分类（续）二、存储器的主要性能指标1.存储容量：存储器可以容纳的二进制信息量，以存储单元的总位数表示，存储单元的总位数等于存储器的地址寄存器的编址数与存储字位数的乘积。2.存取时间TA(AccessTime)：从启动一次存储器操作，到完成该操作所需时间。（存储周期TMC（MemoryCycle)：启动两次独立的存储器操作之间所需的最小时间间隔。TMC反映了存储器的工作速度。）3.可靠性：用平均无故障时间MTBF来衡量5.价格：4.功耗：用平均无故障时间MTBF来衡量三、存储系统的层次结构—速度,容量,成本的统一CPU寄存器主存储器高速缓存Cache辅助存储器大容量存储器*主存—辅存存储层次：通过软硬件结合，把主存与辅存统一成一个整体，形成主存—辅存存储结构。解决容量与成本间的矛盾。辅助软硬设备主存辅存CacheCPU主存辅助硬件*Cache—主存存储层次：在主存和CPU之间设置高速缓存，构成Cache—主存存储层次，Cache由硬件来实现，要能跟得上CPU的要求。解决速度与成本间的矛盾价格，容量，速度，访问频度第二节半导体存储器一、半导体存储器的分类二、半导体存储器芯片的选用原则三、随机存取存储器RAM四、只读存储器ROM一、半导体存储器的分类半导体存储器RAMROMSRAM掩膜ROMPROMPROMEPROMEEPROMDRAMiRAM(组合RAM）片上带刷新逻辑的DRAMNVRAM（非易失性或非发挥性RAM——Non-VolatileRandomAccessMemory，即NVRAMSRAMSAMFIFO（先进先出）用于队列电路和多级缓冲寄存器CCD(电荷耦合器件)以串行方式工作,存取时间与位置有关MBM(磁泡存储器）半导体存储器的特点：*速度快：存取时间为ns级；*集成度高*非破坏性读出双极型（TTL）：速度快，功耗较大，集成度低、成本高；单极型（MOS金属氧化物）：价格便宜，功耗低，集成度高。一、半导体存储器的分类（续）二、半导体存储器芯片的选用原则*RAM和ROM的选用RAM：优点是读写方便，使用灵活；但断电后，信息丢失。在系统中用于存放正在执行的程序、数据，作为I/O数据缓冲存储器，堆栈以及存储系统配置和状态参数的存储器。ROM：存储器中内容一经写入，在工作过程中就只能读出不能重写，掉电后内容不丢失，用于存放应用程序，常数表格。掩模ROM和PROM用于大批量生产的微机产品中；EPROM用于产品研制和小批量生产；EEPROM用于对数据、参数等有掉电保护要求的数据存储器；RAM则可根据微机应用系统的具体情况适当配置。二、半导体存储器芯片的选用原则（续）*微机系统中二、半导体存储器芯片的选用原则（续）*SRAM和DRAM的选用SRAM状态稳定，接口简单，不需要刷新电路，用于小容量存储器系统。DRAM集成度高，功耗小，价格低，常用于微机的主存。*芯片型号的选用存取速度最好选与CPU时序相匹配的芯片；存储芯片的容量在满足存储器总容量的限度内，尽可能用集成度高，存储容量大的芯片以减轻系统负载，简化设计，缩小尺寸，减少成本，提高可靠性。二、半导体存储器芯片的选用原则（续）三、随机存取存储器RAM1.静态RAM的存储单元X地址译码线T5AT1T2T3T4T6BT7T8?(I/O)(I/O)接Y地址译码器Vcc32*32=1024存储单元I/O电路地址反相器Y译码器输入输出电路控制电路驱动器地址反相器X译码器A0A1A2A3A4片选读/写A5A6A7A8A9I/O三、随机存取存储器RAM（续）放大器CQ列选择信号数据输入输出行选择信号动态RAM的基本存储单元是一个晶体管和一个电容，因而集成度高，成本低，耗电少，但它是利用电容存储电荷来保存信息的，电容通过MOS管的栅极和源极会慢慢放电而丢失信息，必须定时对电容充电，称为刷新。在读操作时，先由行地址译码，使某行选择信号为高电平，该行上的管子导通，由放大器读取电容上的电压值，再由列地址译码，使某列选通。被行列均选通的基本单元允许驱动，并读出数据，读出数据后，再对原单元进行重写。2.单管动态RAM的存储单元三、随机存取存储器RAM（续）3.动态RAM的结构动态RAM是由存储体和DRAM控制器组成。DRAM控制器把CPU的的地址和控制信号转换成DRAM的工作信号。DRAM控制器逻辑框图如下：CPUDRAM地址多路器定时发生器刷新定时器仲裁电路数据缓冲器刷新地址计数器地址总线地址读/写CASRASWR把CPU的地址转换行地址和列地址，分两次送到DRAM中，实现DRAM地址的两次打入。完成对DRAM定时进行刷新64次/秒提供刷新DRAM的的地址转换行地址和列地址确定存储器请求和刷新信号的优先权提供RAS，CAS，WE信号2164A0~A7DinCASncWEVccGND2164逻辑关系图DoutRAS4.动态RAM接口特性Intel2164是64K*1的DRAM芯片，内部有4个128*128基本存储电路矩阵。2164逻辑关系如下：A0—A7：地址线WE—读写控制线；WE=0为写入，WE=1为读出RAS—行选通信号；CAS—列选通信号；Din—数据输入；Dout—数据输出；刷新时由一个行地址同时对4个存储矩阵的同一行（4*128=512）个单元进行刷新三、随机存取存储器RAM（续）四、只读存储器ROM字地址译码器字线1字线2字线3字线4位线1位线3位线4位线2VccA0A1000110114*4位MOSROM图（字译码结构）*MOS只读存储器复合译码结构的MOSROM图X地址译码器A0A10131Y地址译码器A2A3A4A5A7A8A90131I/OI/OA6*EPROMN基体P+P+浮空多晶硅栅DSEPROM字线位线P沟道EPROM结构示意图第三节半导体存储器与CPU接口一.CPU与半导体存储器连接中的几个要点二.存储器的地址选择及连接三.EPR0M与CPU的连接方法小结一.CPU与半导体存储器连接中的几个要点CPU访问存储器的步骤:读存储器时：首先在地址线上给出地址信号；然后发出相应的读控制信号；最后将读出的数据从数据线上读入CPU。写存储器时：首先在地址线上给出地址信号；然后CPU从数据线送出待写的数据同时发出相应的写控制信号。关于存储器的连接就是将一定容量的存储器芯片按规定的地址范围连接在总线上。根据以上分析CPU访问存储器需要连接三组信号：即地址信号、数据信号和读写控制信号。关于存储器的连接应考虑的问题：1.CPU总线的负载能力；2.CPU时序和存储器速度的配合；3.存储器地址的分配和片选4.控制信号的连接一.CPU与半导体存储器连接中的几个要点（续）二.存储器的地址选择及连接存储器的地址选择分两部分：片间地址（访问哪一片存储器），一般由地址的高位决定；片内地址（访问存储器片内的哪个单元），一般由地址的低位决定。片间地址的选择方法称为片选法，一般有以下三种方法：1.线性选择方式（简称线选法）2.全地址选择方式（全地址译码方式）3.部分地址选择方式（局部地址译码方式）SRAM译码A0--AnD0-D7CEOEWEAB0-ABnDB0-DB7高位ABRDM/IOWRSRAM译码A0--AnD0-D7CEOEWEAB0-ABnDB0-DB7高位ABRDM/IOWRCPU高位地址线经译码后驱动SRAM的片选信号（或与M/IO#组合形成片选信号）CPU控制线RD#、WR#、M/IO#组合形成读写控制信号WE#、OE#。二.存储器的地址选择及连接（续）存储器的读写问题：二.存储器的地址选择及连接（续）若对ROM或RAM芯片进行操作首先要通过片选信号（CS、CE）选中她，否则其它信号一律无效。用什么方法产生片选信号就是上面说的片间地址的选择方法称为片选法下面通过几个例子介绍几种片选方法，同时通过一些特殊存储器芯片的连接来介绍一般存储器的连接方法二.存储器的地址选择及连接（续）1.线性选择方式（法简称线选法）若对ROM或RAM芯片进行操作首先要通过片选信号（CS、CE）选中她，否则其他信号一律无效。例5.1在8086系统中,用两片6264芯片组成16K*8的存储器系统.NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615+5VWECS2A8A9A11OEA10CS1D7D6D5D4D36264或6164引脚图6264是8K*8位的SRAM，采用CMOS工艺制作，单一5V电源，额定功耗200mW，典型存取时间为200ns，双列直插式封装。6264的接口特性二.存储器的地址选择及连接（续）1.线性选择方式（法简称线选法）(续)62128:16K×8位(14根地址线)62256:32K×8位(15根地址线)WECS1CS2OED0~D7001×写入1010读出×00×三态（高阻）×11××10×6264的功能表二.存储器的地址选择及连接（续）1.线性选择方式（法简称线选法）(续)6264（6164）写入过程A0~A12CS1CS2WED0~D7twctwtDW二.存储器的地址选择及连接（续）1.线性选择方式（法简称线选法）(续)6264（6164）读出过程A0~A12CS1CS2OED0~D7tRCtOEtCD二.存储器的地址选择及连接（续）1.线性选择方式（法简称线选法）(续)DBUSD0～D7ABUSA0～A19A13M/IO#A12︱A0CS#WE#OE#D0︱D7CS262641#A12︱A0CS#WE#OE#D0︱D7CS262641#RD#WR#+5V二.存储器的地址选择及连接（续）1.线性选择方式（法简称线选法）(续)地址线与M/IO#组合形成片选信号DBUSD0～D7ABUSA0～A19A13M/IO#A12︱A0CS#WE#OE#D0︱D7CS262641#A12︱A0CS#WE#OE#D0︱D7CS262641#RD#WR#+5V二.存储器的地址选择及连接（续）1.线性选择方式（法简称线选法）(续)CPU控制线RD#、WR#、M/IO#组合形成读写控制信号MEMW#、MEMR#。MEMW#MEMR#1#6264：xxxxxx0A19—A13其余13位和6264相连，应该是：0000000000000~1111111111111A12——————————————A02#6264：xxxxxx1A19—A13高位地址：什么条件时CS1#=0低位地址：二.存储器的地址选择及连接（续）1.线性选择方式（法简称线选法）(续)若取无关为X=0，高位地址和低位地址连接在一起组成20位地址：1#6264的地址为：00000000000000000000~1111111111111A19—A13A12—————A0即：00000——01FFFH二.存储器的地址选择及连接（续）1.线性选择方式（法简称线选法）(续)确定存储器的地址：二.存储器的