搜索
1第5章存储系统2主要内容：微型机的存储系统、分类及其特点半导体存储芯片的外部特性及其与系统的连接存储器扩展技术高速缓存3§5.1概述主要内容：微型机的存储系统半导体存储器的基本概念存储器的分类及其特点两类半导体存储器的主要区别4存储系统计算机中的存储器：主存储器高速缓冲存储器磁盘存储器光盘存储器┇5主要性能指标存储容量（字节、千字节、兆字节等）存取时间（与系统命中率有关）单位容量价格6存储系统将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法连接起来构成存储系统。系统的存储速度接近最快的存储器，容量接近最大的存储器。7两种存储系统在一般计算机中主要有两种存储系统：Cache存储系统主存储器高速缓冲存储器虚拟存储系统主存储器磁盘存储器8Cache存储系统对程序员是透明的目标：提高存储速度Cache主存储器9虚拟存储系统对应用程序员是透明的。目标：扩大存储容量主存储器磁盘存储器10存储器的层次结构由上至下容量越来越大，速度越来越慢通用寄存器组及指令、数据缓冲栈高速缓存主存储器联机外存储器脱机外存储器11半导体存储器存储器是计算机中用来记录信息的设备。由能够表示二进制数“0”和“1”的、具有记忆功能的一些物理器件组成。能存放一位二进制数的物理器件称为一个存储元。若干存储元构成一个存储单元。12内存储器的分类内存储器随机存取存储器（RAM）只读存储器（ROM）13随机存取存储器（RAM）RAM静态存储器（SRAM）动态存储器（DRAM）14只读存储器（ROM）只读存储器掩模ROM一次性可写ROMEPROMEEPROM15§5.2随机存取存储器要求掌握：SRAM与DRAM的主要特点几种常用存储器芯片及其与系统的连接存储器扩展技术16一、静态存储器SRAM特点：存储元由双稳电路构成，存储信息稳定p19917典型SRAM芯片了解：主要引脚功能工作时序与系统的连接使用18典型SRAM芯片SRAM6264：容量：8KX8b外部引线图196264芯片的主要引线地址线：A0------A12；数据线：D0------D7；输出允许信号：OE；写允许信号：WE；选片信号：CS1，CS2。206264的工作过程读操作写操作写操作的工作时序216264芯片与系统的连接D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMR译码电路高位地址信号D0~D722芯片地址片选地址片内地址高位地址低位地址内存地址23译码电路将输入的一组二进制编码变换为一个特定的输出信号，即：将输入的一组高位地址信号通过变换，产生一个有效的输出信号，用于选中某一个存储器芯片，从而确定了该存储器芯片在内存中的地址范围。24译码方式全地址译码部分地址译码25全地址译码用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。26全地址译码例6264芯片的地址范围=F0000H~F1FFFHA19A18A17A16A15A14A13&16264CS127部分地址译码用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。下例使用高5位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。28部分地址译码例两组地址：F0000H——F1FFFHB0000H——B1FFFHA19A17A16A15A14A13&16264CS129应用举例将SRAM6264芯片与系统连接，使其地址范围为：38000H~39FFFH。使用74LS138译码器构成译码电路。30应用举例D0~D7A0A12•••WEOECS1CS2•••A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY031二、动态随机存储器DRAM特点：存储元主要由电容构成，由于电容存在的漏电现象而使其存储的信息不稳定，故DRAM芯片需要定时刷新。32典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址来确定一个单元；行列地址分时传送，共用一组地址信号线；地址信号线的数量仅为同等容量SRAM芯片的一半。33主要引线RAS：行地址选通信号。用于锁存行地址；CAS：列地址选通信号。地址总线上先送上行地址，后送上列地址，它们分别在RAS和CAS有效期间被锁存在锁存器中。DIN：数据输入DOUT：数据输出WE=O数据写入WE=1数据读出WE：写允许信号34工作原理数据读出数据写入刷新参见其工作时序图（教材p208---p209）35刷新将存放于每位中的信息读出再照原样写入原单元的过程---------刷新362164A在系统中的连接见教材p210图5-1837三、存储器扩展技术位扩展字扩展字位扩展用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中------存储器的扩展。38位扩展存储器的存储容量等于：单元数×每单元的位数当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。字节数字长39位扩展例用8片2164A芯片构成64KB存储器。LS158A0~A7A8~A152164A2164A2164ADBABD0D1D7A0~A740位扩展方法：将每片的地址线、控制线并联，数据线分别引出。位扩展特点：存储器的单元数不变，位数增加。41字扩展地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。扩展原则：每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。42字扩展例用两片64K×8位的SRAM芯片构成容量为128KB的存储器43字位扩展根据内存容量及芯片容量确定所需存储芯片数；进行位扩展以满足字长要求；进行字扩展以满足容量要求。若已有存储芯片的容量为L×K，要构成容量为M×N的存储器，需要的芯片数为：（M/L）×（N/K）44字位扩展例用32Kb芯片构成256KB的内存。45§5.3只读存储器（ROM）掩模ROM一次性可写ROM可读写ROM分类EPROM（紫外线擦除）EEPROM（电擦除）46一、EPROM特点：可多次编程写入；掉电后内容不丢失；内容的擦除需用紫外线擦除器。47EPROM27648K×8bit芯片，其引脚与SRAM6264完全兼容；地址信号：A0——A12数据信号：D0——D7输出信号：OE片选信号：CE编程脉冲输入：PGM482764的工作方式数据读出编程写入擦除标准编程方式快速编程方式编程写入的特点：每出现一个编程负脉冲就写入一个字节数据49二、EEPROM特点：可在线编程写入；掉电后内容不丢失；电可擦除。50典型EEPROM芯片98C64A8K×8bit芯片；13根地址线（A0——A12）；8位数据线（D0——D7）；输出允许信号（OE）；写允许信号（WE）；选片信号（CE）；状态输出端（READY/BUSY）。51工作方式数据读出编程写入擦除字节写入：每一次BUSY正脉冲写入一个字节自动页写入：每一次BUSY正脉冲写入一页（1~32字节）字节擦除：一次擦除一个字节片擦除：一次擦除整片52EEPROM的应用可通过编写程序实现对芯片的读写，但每写入一个字节都需判断READY/BUSY端的状态，仅当该端为高电平时才可写入下一个字节。53四、闪速EEPROM特点：通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。54工作方式数据读出编程写入：擦除读单元内容读内部状态寄存器内容读芯片的厂家及器件标记数据写入，写软件保护字节擦除，块擦除，片擦除擦除挂起55§5.4高速缓存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分级体系结构56Cache的基本概念由于CPU与主存之间在执行速度上存在较大的差异，为提高CPU的效率，并考虑到价格因素，基于程序的局部性原理，在CPU与主存之间增加的高速缓冲存储器——Cache技术57Cache的工作原理CPUCache主存DB58Cache的命中率Cache与内存的空间比一般为：1128CPU读取指令或数据时首先在Cache中找，若找到则“命中”，否则为“不命中”。命中率影响系统的平均存取速度系统的平均存取速度=Cache存取速度×命中率+RAM存取速度×不命中率59Cache的读写操作读操作写操作贯穿读出式旁路读出式写穿式回写式60贯穿读出式CPUCache主存CPU对主存的所有数据请求都首先送到Cache，在Cache中查找。若命中，则切断CPU对主存的请求，并将数据送出；如果不命中，则将数据请求传给主存。61旁路读出式CPU向Cache和主存同时发出数据请求。如果命中，则Cache将数据回送给CPU，并同时中断CPU对主存的请求；若不命中，则Cache不做任何动作，由CPU直接访问主存。CPUCache主存62写穿式从CPU发出的写信号送Cache的同时也写入主存。CPUCache主存63回写式（写更新）数据一般只写到Cache，当Cache中的数据被再次更新时，将原更新的数据写入主存相应单元，并接受新的数据。CPUCache主存更新写入64Cache的分级体系结构一级Cache：容量一般为8KB---64KB二级Cache：容量一般为128KB---2MB指令Cache和数据Cache65§5.5存储器管理IBMPC/XT的存储空间分配00000H9FFFFHBFFFFHFFFFFHRAM区640KB保留区128KBROM区256KB66扩展存储器及其管理略*67§5.6外存储器略*68作业：作业请从169服务器下载