《微机原理与接口技术》第六章PPT

1第6章输入输出及中断技术2主要内容：I/O端口及其编址方式简单接口芯片及其应用基本输入输出方法中断的基本概念及工作过程*中断控制器82593一、I/O接口与端口I/O接口：将外设连接到总线上的一组逻辑电路的总称。实现外设与主机之间的信息交换。I/O端口：接口中的寄存器4I/O接口要解决的问题速度匹配(Buffer)信号的驱动能力(电平转换器、驱动器)信号形式和电平的匹配(A/D、D/A)信息格式(字节流、块、数据包、帧)时序匹配(定时关系)总线隔离(三态门)5接口的功能数据的缓冲与暂存信号电平与类型的转换增加信号的驱动能力对外设进行监测、控制与管理，中断处理6二、I/O端口的编址方式数据端口状态端口控制端口端口7I/O端口CPU数据状态控制外设8I/O端口的编址方式统一编址独立编址9端口与内存的统一编址特点：指令及控制信号统一内存地址资源减少内存地址960KBI/O地址64KB00000HF0000HFFFFFH10端口的独立编址特点：内存地址资源充分利用能够应用于端口的指令较少内存地址I/O地址00000HFFFFFHFFFFH0000H11端口的独立编址8088总线A19-A0A15-A0MEMR、MEMWIOR、IOW、AEN存储器输入/输出128088/8086的I/O端口编址采用I/O独立编址方式(但地址线与存储器共用)地址线上的地址信号用IO/M来区分I/O操作只使用20根地址线中的16根：A15～A0可寻址的I/O端口数为64K(65536)个I/O地址范围为0～FFFFHIBMPC只使用了1024个I/O地址(0～3FFH)13三、I/O地址的译码目的：确定端口的地址参加译码的信号：IOR，IOW，A15～A0OUT指令将使总线的IOW信号有效IN指令将使总线的IOR信号有效14I/O地址的译码当接口只有一个端口时，16位地址线一般应全部参与译码，译码输出直接选择该端口；当接口具有多个端口时，则16位地址线的高位参与译码（决定接口的基地址），而低位则用于确定要访问哪一个端口。15I/O地址的译码某外设接口有4个端口，地址为2F0H——2F3H，则其基地址为2F0H，由A15～A2译码得到，而A1、A0用来确定4个端口中的某一个。连接？16四、I/O数据的传送方式并行一个数据单位同时传送串行数据按位传送17§6.2简单接口电路掌握：接口电路的分类及特点；两类简单接口芯片的应用18一、接口的基本构成数据线控制线状态线DBCBAB数据输入寄存器(or三态门)数据输出寄存器(锁存器)状态寄存器(or三态门)命令寄存器译码电路控制逻辑19接口的基本构成数据输入/输出寄存器——暂存输入/输出的数据命令寄存器——存放控制命令，用来设定接口功能、工作参数和工作方式。状态寄存器——保存外设当前状态，以供CPU读取。20接口的基本构成CPUI/O接口外设数据端口地址控制数据状态控制21二、接口的类型及特点输入接口输出接口接口22接口特点输入接口：要求对数据具有控制能力（常用三态门实现）输出接口：要求对数据具有锁存能力（常用锁存器实现）23三、三态门接口高电平、低电平、高阻态24三态门接口三态门的工作波形：A0~A15IOR译码输出D0~D7开关状态地址有效2574LS244含8个三态门的集成电路芯片在外设具有数据保持能力时用来输入接口74LS244应用例教材p252P251图26三态门接口应用例利用三态门作为输入接口（接口地址380H）接到地址范围为70000H----71FFFH的EEPROM芯片的READY/BUSY端，当三态门输出高电平时，可向98C64A写入一个字节数据，输出低电平时则不能写入。画芯片与系统的连接图27三态门接口应用例D0~D7A0A12•••WEOEREADY/BUSY•••A0A12MEMWMEMR高位地址信号D0~D7D0380HCE译码IOR28四、锁存器接口通常由D触发器构成；特点：具有对数据的锁存能力；不具备对数据的控制能力29常用锁存器芯片74LS2738D触发器，不具备数据的控制能力74LS373含三态的8D触发器，具有对数据的控制能力P253图30锁存器芯片74LS374D0~D7Q0Q7...OECP译码器D0~D7Q0Q7...OECP译码器做输出口:做输入口:外设自外设31I/O接口综合应用例根据开关状态在7段数码管上显示数字或符号设输出接口的地址为F0H设输入接口地址为F1H当开关的状态分别为0000～1111时，在7段数码管上对应显示’0’～’F’7段数码管图见教材p25532O1I1O2I2O3I3O4I4E1K0～K3+5VGG2AG2BCBA≥174LS244D0Q0|Q1D7Q2Q3Q4CPQ5Q6Q7abcdefgDP7406反相器74LS273Rx8≥174LS138D0～D7IOW#IOR#Y0Y1F0H=0000000011110000F1H=0000000011110001&≥1A7～A4A15～A8A3A2A1A0D0D1D2D3译码器33符号形状7段码.gfedcba符号形状7段码.gfedcba’0’00111111’8’01111111’1’00000110’9’01100111’2’01011011’A’01110111’3’01001111’B’01111100’4’01100110’C’00111001’5’01101101’D’01011110’6’01111101’E’01111001’7’00000111’F’0111000134I/O接口综合应用例程序段……Seg7DB3FH,06H,5BH,4FH,66H,6DH,7DH,07H,7FH,67H,77H,7CH,39H,5EH,79H,71H……LEABX,Seg7MOVAH,0GO:INAL,0F1HANDAL,0FHMOVSI,AXMOVAL,［BX+SI］OUT0F0H,ALJMPGO35§6.3基本输入/输出方法无条件传送查询式传送中断方式传送直接存储器存取(DMA)程序控制方式36一、无条件传送适用于总是处于准备好状态的外设优点：软件及接口硬件简单缺点：只适用于简单外设，适应范围较窄37无条件传送例读取开关的状态；当开关闭合时，输出编码使发光二极管亮38DCPQD0D1输出口地址38F3H输入口地址38F0H+5V139二、查询工作方式适用场合：外设并不总是准备好对传送速率和效率要求不高对外设及接口的要求：外设应提供设备状态信息接口应具备状态端口40查询工作方式优点：软件比较简单缺点：CPU效率低，数据传送的实时性差，速度较慢单一外设时的工作流程41超时?READY?与外设进行数据交换超时错读入并测试外设状态YNYN传送完？防止死循环复位计时器NY42查询工作方式例外设状态端口地址为03FBH，第5位(bit5)为状态标志（=1忙，=0准备好）外设数据端口地址为03F8H，写入数据会使状态标志置1；外设把数据读走后又把它置0。试画出其电路图，并将DATA下100B数据输出43D5D7-D0A9|A3≥1&A15|A10≥1IOWD7-D03F8H外设D7D6D5D4D3D2D1D0BUSYCPQ7Q6Q5Q4Q3Q2Q1Q0状态端口GG2AG2BCBAA2A1A074LS138Y0≥1IORY3OE74LS3743FBH程序段？44三、中断控制方式特点：外设在需要时向CPU提出请求，CPU再去为它服务。服务结束后或在外设不需要时，CPU可执行自己的程序优点：CPU效率高，实时性好，速度快。缺点：程序编制较为复杂。45以上三种I/O方式的共性均需CPU作为中介：软件：外设与内存之间的数据传送是通过CPU执行程序来完成的（PIO方式）；硬件：I/O接口和存储器的读写控制信号、地址信号都是由CPU发出的。缺点：程序的执行速度限定了传送的最大速度（约为几十KB/秒）46四、DMA控制方式特点：外设直接与存储器进行数据交换，CPU不再担当数据传输的中介者；总线由DMA控制器（DMAC）进行控制（CPU要放弃总线控制权），内存/外设的地址和读写控制信号均由DMAC提供。47DMA控制方式DMAC外设接口CPUQRDMEMDACKHOLDHLDA…BUS控制信号48DMA控制方式的工作过程外设向DMA控制器发出“DMA传送请求”信号DRQ；DMA控制器收到请求后，向CPU发出“总线请求”信号HOLD；CPU在完成当前总线周期后会立即发出HLDA信号，对HOLD信号进行响应；DMA控制器收到HLDA信号后，就开始控制总线，并向外设发出DMA响应信号DACK49DMA控制方式的工作过程DMA控制器送出地址信号和相应的控制信号，实现外设与内存或内存与内存之间的直接数据传送；例：从外设向内存传送一个字节DMAC向I/O接口发出读信号，同时往地址总线上发出存储器的地址和存储器写信号和AEN信号。50DMA控制方式的工作过程DMA控制器自动修改地址和字节计数器，并判断是否需要重复传送操作。当规定的数据传送完后，DMA控制器就撤销发往CPU的HOLD信号。CPU检测到HOLD失效后，紧接着撤销HLDA信号，并在下一时钟周期重新开始控制总线。51DMA的三种传送方式数据块传送方式：DMAC在申请到总线后，将一块数据传送完后才释放总线，而不管中间DREQ是否有效。周期窃取方式（每次传送一个字节或一个字）：每个DMA周期只传送一个字节或一个字就立即释放总线。直接存取方式：DMA的数据传送请求直接发到主存储器，在得到响应后，整个工作过程在DMA控制器中由硬件完成。52数据块传送：YN允许DMADMA请求？DMAC请求总线CPU响应,DMAC获总线控制权DMA传送一个字节块结束？地址增量，计数器减量DMAC释放总线YN53每次传送一个字（或字节）：NYN允许DMADMAC请求总线CPU响应,DMAC获总线控制权DMA传送一个数据块结束？释放总线至少一个总线周期地址增量，计数器减量DMAC释放总线Y测试I/O的DREQDMA请求？54DMA控制方式优点：数据传输由DMA硬件来控制，数据直接在内存和外设之间交换，可以达到很高的传输速率（可达几MB/秒）55§6.4中断技术掌握：中断的基本概念中断响应的一般过程中断向量表及其初始化8088/8086中断系统56一、中断的基本概念中断：CPU执行程序时，由于发生了某种随机的事件(外部或内部)，引起CPU暂时中断正在运行的程序，转去执行一段特殊的服务程序(称为中断服务程序或中断处理程序)，以处理该事件，该事件处理完后又返回被中断的程序继续执行，这一过程称为中断。57中断源引起CPU中断的事件，发出中断请求的来源内部中断外部中断异常中断软件中断可屏蔽中断非屏蔽中断异常事件引起中断指令引起INTR中断NMI中断58引入中断的原因提高数据传输率；避免了CPU不断检测外设状态的过程，提高了CPU的利用率。实现对特殊事件的实时响应。59二、外部中断响应的一般过程中断请求中断判优及中断源识别中断响应中断处理（服务）中断返回60中断请求中断请求信号应保持到中断被处理为止；CPU响应中断后，中断请求信号应及时撤销。NMIINTR61中断源识别软件查询法中断矢量法。由中断源提供中断类型号，CPU根据类型确定中断源。62中断判优要解决的问题对同时产生的中断：首先处理优先级别较高的中断；若优先级别相同，则按先来先服务的原则对非同时产生的中断：低优先级的中断程序允许被高优先级的中断源所中断中断嵌套63中断判优控制方法软件判优顺序查询中断请求，先查询的先服务（即先查询的优先级别高）硬件判优链式判优、并行判优（中断向量法）64菊花链逻辑电路INTAinIREQINTR&=1≥1INTAoutDB三态门中断向量码E外设接口中断确认菊花链逻辑电路65中断响应向中断源发出INTA