微机原理与接口技术 南京信息工程大学第5章-存储器技术

NUIST第5章存储器技术主要内容存储器概述随机读写存储器CPU与存储器的连接现代微机的存储体系存储器概述存储器用来存放程序和数据。表征了计算机的“记忆”功能。指标：容量、速度和价格/位寄存器Cache主存储器(RAM和ROM)外存储器(软盘、磁盘、光盘)存储器的层次结构存取速度快慢存储容量小大内存外存5.1.1存储器的分类存储器外部存储器内部存储器软盘硬盘磁带光盘闪存盘RAMROMSRAM(静态RAM)DRAM(动态RAM)掩模ROMPROMEPROME2PROMFlashPROMcache计算机主存固定程序，微程序控制存储器用户自编程序，用于工业控制机或电器中用户编写并可修改程序或者测试程序IC卡上存储信息固态磁盘，IC卡课堂练习D基本的输入输出系统BIOS，存储在以下何种存储介质中。A.系统RAM中B.硬盘中C.DOS系统中D.系统ROM中C断电后，计算机中中的数据将全部丢失。A.硬盘B.ROM和RAMC.RAMD.ROM课堂练习DEPROM是指。A.只读存储器B.可编程的只读存储器C.可电改写的只读存储器D.可编程可擦除的只读存储器5.1.2存储器性能指标存储容量(1)存储单元数×位数表示。如“1K×4b”(2)字节数表示。如“128B”，常用单位KB，MB，GB，TB等2M×N;M是芯片的地址线根数N是芯片的数据线根数10根地址线4根数据线5.1.2存储器性能指标存取时间启动一次存储器操作到完成该操作所需的时间。集成度一个存储芯片内能集成多少个基本存储电路。位/片功耗可靠性性价比存储1个二进制位5.1.3存储器系统结构存储体(矩阵)地址锁存地址译码数据缓冲读写控制ABDBCB由基本存储单元组成，一个存储单元放一个二进制1010101010N1010101010101010M5.1.3存储器系统结构存储体矩阵地址锁存地址译码数据缓冲读写控制ABDBCB存储芯片若要存放MN位二进制信息，需要MN个基本存储单元。10101010101010101010101010101010读对CPU送来的n位地址信息进行译码，从而选中片内某一存储单元。控制对选中的存储单元进行读写操作5.1.3存储器系统结构地址译码器m条地址线存储器012m−1I/O0I/O1I/ON-12mN存储体结构101010101010101010101010101010105.1.3存储器系统结构单译码只用一个译码电路对所有地址信息进行译码，译码输出的选择线直接选中对应单元适合小容量存储器地址译码器A7~A0存储器01255I/O0I/O1I/O3数据缓冲I/O2控制电路CSWRRD0000000110101010005.1.3存储器系统结构双译码N位地址线分成两部分，送X和Y译码器进行译码，产生一组行选择线X和一组列选择线Y。某一单元的X线和Y线同时有效时，相应单元被选中。X译码A9~A5X0X1X31I/O控制电路CSWRRDA4~A0Y译码Y0Y313232存储矩阵1K1数据缓冲一根X线选中同一行的所有单元，一根Y线选中同一列的所有单元。0000003131000000大容量存储器中，通常采用双译码结构。主要内容存储器概述随机读写存储器CPU与存储器的连接现代微机的存储体系随机读写存储器静态RAM1动态RAM2根据基本存储单元的类型不同，RAM可分为利用多个晶体管组成的电路来保存一位二进制信息，只要不掉电，这个信息就可以稳定的保存。5.2.1静态RAM基本存储单元由两个增强型的NMOS反相器交叉耦合而成的触发器，由6个MOS管构成。ABVccT1T2T3T4原理示意图控制管负载管该电路有两个相对稳定的状态(1)T1管导通，A=0，T2管截止，B=1(2)T1管截止，A=1，T2管导通，B=05.2.1静态RAMABVccT1T2T3T4原理示意图T1管导通，A=0，T2管截止，B=110用两个相对稳定状态分别表示逻辑1和逻辑0逻辑0I/O5.2.1静态RAMA“1”B“0”VccT1T2T3T4六管基本存储电路T5T6X地址译码线Y地址译码线T7T8行选通管列选通管D0D0X译码输出线为高电平,I/O若Y译码输出也是高电平则T7、T8管也导通。D0、/D0与输入输出电路的I/O和/I/O线相通。T5、T6导通，A、B分别与D0，/D0相连“1”“0”5.2.1静态RAM工作过程读操作：见上一页写操作：I/OABVccT1T2T3T4六管基本存储电路T5T6X地址译码线Y地址译码线T7T8D0D0I/O“1”“0”015.2.1静态RAM静态RAM芯片2114(1K×4位)6116(2K×8位)6264(8K×8位)62128(16K×8位)62256(32K×8位)存储单元个数每个单元数据位数10根地址线4根数据线2114RAM123456789181716151413121110A6A5A4A3A0A1A2CSGNDVCCA7A8A9I/O1I/O2I/O3I/O4WE5.2.1静态RAMD恢复时间CBA片选有效后读取时间下一周期地址有效后读取时间读周期读信号WE地址片选CS数据输出2114读操作时序将欲读取存储单元的地址加载到存储器地址输入端加入有效的片选信号在WE上加高电平，延时后，所选单元内容出现在I/O端片选信号无效，I/O呈高阻状态，本次读出结束5.2.1静态RAM写脉冲宽度数据有效时间恢复时间地址建立时间CBDA下一周期写周期写信号WE地址片选CS数据输入2114写操作时序5.2.1静态RAM静态RAM芯片2114(1K×4位)6116(2K×8位)6264(8K×8位)62128(16K×8位)62256(32K×8位)存储单元个数每个单元数据位数13根地址线8根数据线6264RAM12345678910111213142827262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GNDVCCWECS2A8A9A11OEA10CS1D7D6D5D4D3随机读写存储器静态RAM1动态RAM2根据基本存储单元的类型不同，RAM可分为利用单个晶体管来存放一位二进制信息。5.2.2动态RAM单管动态RAM基本存储单元行选择线X位线读出再生放大器列选择线YT1T2C电容C上有电荷——存储”1”电容C上无电荷——存储”0”数据I/O线读操作——读出“0”005.2.2动态RAM单管动态RAM基本存储单元行选择线X位线读出再生放大器列选择线YT1T2C电容C上有电荷——存储”1”电容C上无电荷——存储”0”数据I/O线读操作——读出“0”写操作——写入“1””1””1”5.2.2动态RAM动态RAM的结构行列地址线复用5.2.2动态RAMA9~A5A4~A0数据线……Y0行时钟数据线T读出放大CC读出放大CCTTT行地址译码列时钟发生器数据缓冲读写控制列地址译码列地址锁存行时钟发生器Y31………………X0X31列时钟行地址锁存D地址多路开关RAM控制逻辑WCASRASA9~A0RAM芯片结构5.2.2动态RAMA9~A500000数据线……Y0行时钟数据线T读出放大CC读出放大CCTTT行地址译码列时钟发生器数据缓冲读写控制列地址译码列地址锁存行时钟发生器Y31………………X0X31列时钟行地址锁存D地址多路开关RAM控制逻辑WCASRASA9~A0(0000010000)来自地址总线的A0~A9加到地址多路开关的输入端RAM控制逻辑发出控制信号控制多路开关输出A5~A9到RAM的5位地址引脚。5.2.2动态RAMA9~A500000数据线……Y0行时钟数据线T读出放大CC读出放大CCTTT行地址译码列时钟发生器数据缓冲读写控制列地址译码列地址锁存行时钟发生器Y31………………X0X31列时钟行地址锁存D地址多路开关RAM控制逻辑WCASRASA9~A0(0000010000)地址稳定后，RAM控制逻辑产生的行地址选通信号加到RAS引脚使片内行时钟发生器产生行锁存时钟，把A5~A9锁存到片内行地址锁存器随即送到行地址译码器，译码后选中第1行5.2.2动态RAMA4~A010000数据线……Y0行时钟数据线T读出放大CC读出放大CCTTT行地址译码列时钟发生器数据缓冲读写控制列地址译码列地址锁存行时钟发生器Y31………………X0X31列时钟行地址锁存D地址多路开关RAM控制逻辑WCASRASA9~A0(0000010000)5.2.2动态RAM动态RAM的刷新行选择线X位线读出再生放大器列选择线YT1T2C数据I/O线DRAM存储单元是依靠电容充放电原理来保存信息的。电容上的电荷会随时间而泄露,以致信息丢失。因此必须及时向保存“1”的那些存储单元补充电荷。这一过程称为DRAM的刷新。即对存储器进行一次读取、放大和再写入。由读出放大器完成。5.2.2动态RAM动态RAM的刷新刷新请求CLK地址多路开关刷新定时刷新地址计数控制逻辑刷新周期刷新地址地址总线刷新时高阻态DRAMCLK1按行进行，只要在刷新时限2ms中对DRAM系统进行逐行选中，就可实现全面刷新。RAS2164SAM12345678161514131211109N/CDINWERASA0A2A1VDDVSSCASDOUTA6A3A4A5A75.2.2动态RAM动态RAM芯片2164(64K×1位)41256(256K×1位)存储单元个数每个单元数据位数8根地址线1根数据输入/输出引脚为什么2164用8个引脚可以实现64K的寻址？动态RAM行列地址线复用5.2.2动态RAM2164读操作时序地址WEDOUT有效数据输出RASCAS高阻状态列地址行地址tRAStCACtRACtASRtASC5.2.2动态RAM2164写操作时序RASCAS地址WEDINDOUT高阻状态列地址tRAStASRtASC行地址tWCStDHtDS5.2.2动态RAM2164刷新操作时序RASCAS地址行地址DOUTtRAStCRFtASR课堂练习双稳态触发器静态RAM靠存储信息，而动态RAM靠存储信息，为保证动态RAM中的信息不丢失，需要进行操作。MOS电路中的栅极电容刷新例5-1某一RAM芯片内部采用两个64选1的地址译码器，并且有一个数据输入和一个输出端。试问该RAM芯片内部的容量及内部存储器的阵列格式。5.2.2动态RAM分析:两个64选1的地址译码器，分别是行地址和列地址的译码器内部是64行×64列的阵列格式，共有4K个存储单元有一个数据输入和一个输出端每个存储单元容纳1个二进制位综上，芯片容量是4K×1位主要内容存储器概述随机读写存储器CPU与存储器的连接现代微机的存储体系5.3CPU与存储器的连接存储器芯片与CPU之间的连接，实质上就是与系统总线的连接，包括地址总线、数据总线和控制总线。SRAM的扩展1存储器的译码2预备知识芯片容量：每个存储芯片所能存储的二进制位数字长：存储器的容量：一个存储器的存储单元个数，多以字节为单位表示芯片的地址单元数×数据线位数一个存储单元所包含的二进制位数存储容量预备知识存储芯片的引出线RAM地址线An-1~A0VccGND刷新选择（DRAM）片选读写控制数据线Dx（1，4，8位）地址线An-1~A0地址线的根数n决定了芯片可寻址的范围Intel2114（10条地址线），寻址范围？动态存储器Intel2164（8条地址线）但有CAS，RAS，行列复用，寻址范围？Intel6264（13条地址线），寻址范围？SRAM：寻址范围=2nDRAM：寻址范围=22nRAM地址线An-1~A0VccGND刷新选择（DRAM）片选读写控制数据线Dx（1，4，8位）预备知识数据线Dx（1，4，8位）数据线Dx1条：RAM芯片的数据线一般为1条，这样的芯片称为位片。构成存储器时作为数据总线中的任意一位8条：芯片的引出线已指定相应数据位的名称（D7~D0）4条：可为数据总线的高四位或低四位存储芯片的引出线预备知识RAM地址线An-1~A0VccGND刷新选择（DRAM）片选读写控制数据线Dx（1，4，8位）读写控制片选存储芯片