计数、译码、显示电路

1计数译码显示电路一、实验目的二、实验电路与工作原理三、实验内容和要求四、实验注意事项五、实验报告要求2一、实验目的掌握40161的逻辑功能及使用方法掌握译码显示电路的构成及使用方法进一步熟悉计数器输出波形的测试方法3二、实验电路与工作原理74LS161的逻辑功能及使用方法译码显示电路的构成44位二进制同步加计数器14131211123410916567158VCCCOQ0Q1Q2Q3CTTLDCRCPD0D1D2D3CTPGND表5.21.474LS161功能表74LS161的逻辑功能异步清零使能：保持/计数数据输入置数进位同步置数ET=CTT&CTPCO=Q3&Q2&Q1&Q0CRETLDCP操作状态0xxx清除10x预置110保持111计数(p161)5CRLDD0D1D2D3CPCTPCTTQ0Q1Q2Q3CO1238912131415012异步清零同步清零同步预置计数保持输出数据输入161的时序波形图6构成任意进制计数器的方法&1112131426543CP71091CTPCTTLDCRQ3Q2Q1Q0D3D2D1D074LS161＋VCC1010&1112131426543CP71019CTPCTTCRLDQ3Q2Q1Q0D3D2D1D074LS161＋VCC1001利用同步预置清零利用异步清零优点：清零可靠输出没有毛刺缺点：1010会出现几百纳秒，引起误动作，输出有毛刺7构成多位计数器的级联方法&1112131465432CP7109CTPCTTQ3Q2Q1Q0D3D2D1D074LS1611001CR1LD＋VCC&1112131465432CP7109CTPCTTQ3Q2Q1Q0D3D2D1D074LS1610101CR1LD＋VCC进位信号CP优点：简单；缺点：速度较慢六十进制计数器----串行进位（异步）六进制计数器十进制计数器8&1112131465432CP7109CTPCTTQ3Q2Q1Q0D3D2D1D074LS161(1)1001CR1LD＋VCC&1112131465432CP7109CTPCTTQ3Q2Q1Q0D3D2D1D074LS161(2)0101CR1LD＋VCC进位信号&CP＋VCC&特点：低位计数器的进位信号控制高位计数器的使能端----超前进位优点：速度较快；缺点：较复杂构成多位计数器的级联方法六十进制计数器----并行进位（同步）9CD4511七段显示译码器TopViewDisplay灯测试灭灯锁存与74LS48管脚基本兼容A3A0A1A210真值表灯测试灭灯译码输出保持锁存11共阴七段显示器abedcgpfpcbefagdabcdefgp12译码显示电路451135A3A2A1A062174+5V1312111091514abcdefgabcdefg510p公共限流电阻13三、实验内容和要求设计并组装六十进制计数(译码显示用箱内)电路——演示功能时钟＝1kHz正方波观测并记录十进制计数器(即个位)输出Q0、Q1、Q2、Q3以及CP的波形，比较它们的时序关系。观测波形的方法？选做数字钟（2分）14四、实验注意事项电源（VDD=＋5V、VSS=地）核对无误，再接入！输出端切忌短路、线与！多余输入端——不能悬空电路图一定要标上芯片引脚号!151413121112341098567CC4011四2输入与非门VDD4B4A4Y3Y3B3A1A1B1Y2Y2A2BVSSCD40161MC14161MC14011CD4011MC14511CD451114131211123410916567158CC40161VDDCOQ0Q1Q2Q3CTTLDCRCPD0D1D2D3CTPVSSCC401634位二进制同步计数器14131211123410916567158CC45114-7段锁存译码器/驱动器VDDYfYgYaYbYcYdYeA1A2LTBILEA3A0VSSabedcgpfpcbefagd共阴数码显示器芯片管脚图161.画出十进制计数、译码、显示电路各芯片之间的连接图；2.画出十进制计数器时钟及各输出波形，标出周期，比较时序关系；3.说明实验过程中产生的故障及其解决方法；4.简述实验心得、体会与建议；5.思考题：P168---1~2五、实验报告要求17下次实验移位寄存器及其应用（实验二十三）P180扩展实验6：利用CC40194和门电路设计实现环形计数器电路并用数码管显示电路输出状态