SOI工艺技术

SOI器件和电路制造工艺主要内容集成电路制备工艺SOI的挑战与机遇SOI器件和电路制备技术几种新型SOI电路制备技术集成电路设计与制造的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求—制造业—芯片制造过程由氧化、淀积、离子注入或蒸发形成新的薄膜或膜层曝光刻蚀硅片测试和封装用掩膜版重复20-30次AA集成电路芯片的显微照片Vsspoly栅Vdd布线通道参考孔有源区N+P+集成电路的内部单元(俯视图)N沟道MOS晶体管CMOS集成电路(互补型MOS集成电路)：目前应用最为广泛的一种集成电路，约占集成电路总数的95%以上。集成电路制造工艺前工序后工序辅助工序前工序：集成电路制造工序图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等制膜：制作各种材料的薄膜图形转换：光刻：接触光刻、接近光刻、投影光刻、电子束光刻刻蚀：干法刻蚀、湿法刻蚀掺杂：离子注入退火扩散制膜：氧化：干氧氧化、湿氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸发、溅射前工序：集成电路制造工序后工序划片封装测试老化筛选辅助工序超净厂房技术超纯水、高纯气体制备技术光刻掩膜版制备技术材料准备技术隔离技术PN结隔离场区隔离绝缘介质隔离沟槽隔离LOCOS隔离工艺沟槽隔离工艺接触与互连Al是目前集成电路工艺中最常用的金属互连材料但Al连线也存在一些比较严重的问题电迁移严重、电阻率偏高、浅结穿透等Cu连线工艺有望从根本上解决该问题IBM、Motorola等已经开发成功目前，互连线已经占到芯片总面积的70～80%；且连线的宽度越来越窄，电流密度迅速增加SOI挑战与机遇1947年12月Schockley等三人发明晶体管，1956年获得诺贝尔奖晶体管和集成电路的发明拉开了人类信息时代的序幕1958年Kilby发明第一块集成电路，2000年获诺贝尔物理学奖微处理器的性能80808086802868038680486PentiumPentiumPro100G10GGiga100M10MMegaKilo19701980199020002010导入期Moore’sLaw成熟期半导体发展计划（SIA1999年版）年份1999200020012002200320042005200820112014特征尺寸（nm）180165150130120110100705035存贮器生产阶段产品代256M512M1G2G16GMPU芯片功能数（百万晶体管）23.847.695.219053915234308硅片直径(mm)200200300300300300300300300450在生产阶段DRAM封装后单位比特价（百万分之一美分）157.63.81.90.241999Edition（SIA美EECA欧EIAJ日KSIA南朝鲜TSIA台）器件尺寸缩小带来一系列问题体硅CMOS电路寄生可控硅闩锁效应软失效效应器件尺寸的缩小各种多维及非线性效应：表面能级量子化效应、隧穿效应、短沟道效应、窄沟道效应、漏感应势垒降低效应、热载流子效应、亚阈值电导效应、速度饱和效应、速度过冲效应严重影响了器件性能器件隔离区所占芯片面积相对增大寄生电容增加影响了集成度及速度的提高克服上述效应，采取的措施工艺技术槽隔离技术电子束刻蚀硅化物中间禁带栅电极降低电源电压在体硅CMOS集成电路中，由于体效应的作用，降低电源电压会使结电容增加和驱动电流减小，导致电路速度迅速下降急需开发新型硅材料及探索新型高性能器件和电路结构，充分发挥硅集成技术的潜力：SOI是最佳选择之一SOI技术的特点SOI技术SOI：Silicon-On-Insulator绝缘衬底上的硅SiSiSiO2SOI技术的特点速度高：迁移率高：器件纵向电场小，且反型层较厚，表面散射作用降低跨导大寄生电容小：寄生电容主要来自隐埋二氧化硅层电容，远小于体硅MOSFET中的电容，不随器件按比例缩小而改变，SOI的结电容和连线电容都很小典型1mCMOS工艺条件下体硅和SOI器件的寄生电容(pF/m2)电容类型SOI(SIMOX)体硅电容比(体硅/SOI)栅1.31.31结与衬底0.050.2～0.354～7多晶硅与衬底0.040.12.5金属1与衬底0.0270.051.85金属2与衬底0.0180.0211.16SOI技术的特点功耗低：静态功耗：Ps=ILVdd动态功耗：PA=CfVdd2集成密度高：SOI电路采用介质隔离，它不需要体硅CMOS电路的场氧化及井等结构，器件最小间隔仅仅取决于光刻和刻蚀技术的限制，集成密度大幅度提高SOI技术的特点抗辐照特性好：SOI技术采用全介质隔离结构，彻底消除体硅CMOS电路的Latch-up效应具有极小的结面积具有非常好的抗软失效、瞬时辐照和单粒子(粒子)翻转能力载能粒子射入体硅和SOI器件的情况SOI技术的特点成本低：SOI技术除原始材料比体硅材料价格高之外，其它成本均少于体硅CMOS/SOI电路的制造工艺比典型体硅工艺至少少用三块掩膜版，减少13～20％的工序使相同电路的芯片面积可降低1.8倍，浪费面积减少30％以上美国SEMATECH的研究人员预测CMOS/SOI电路的性能价格比是相应体硅电路的2.6倍SOI技术的特点特别适合于小尺寸器件：短沟道效应较小不存在体硅CMOS电路的金属穿通问题，自然形成浅结泄漏电流较小亚阈值曲线陡直漏电相同时薄膜SOI与体硅器件的亚阈值特性Vt=0.5VVt=0.7VSOI技术的特点特别适合于低压低功耗电路：在体硅CMOS集成电路中，由于体效应的作用，降低电源电压会使结电容增加和驱动电流减小，导致电路速度迅速下降对于薄膜全耗尽CMOS/SOI集成电路，这两个效应都很小，低压全耗尽CMOS/SOI电路与相应体硅电路相比具有更高的速度和更小的功耗SOI器件与体硅器件的饱和漏电流之比与电源电压的关系SOI技术的特点SOI结构有效克服了体硅技术的不足，充分发挥了硅集成技术的潜力Bell实验室的H.J.Leamy将这种接近理想的器件称为是下一代高速CMOS技术美国SEMATECH公司的P.K.Vasudev也预言，SOI技术将成为亚100纳米硅集成技术的主流工艺应用领域：高性能ULSI、VHSI、高压、高温、抗辐照、低压低功耗及三维集成SOI技术的挑战和机遇SOI技术挑战和机遇SOI材料是SOI技术的基础SOI技术发展有赖于SOI材料的不断进步，材料是SOI技术发展的主要障碍SOS、激光再结晶、ZMR、多孔硅氧化这个障碍目前正被逐渐清除SOI材料制备的两个主流技术——SIMOX和BOUNDEDSOI最近都有了重大进展SOI技术挑战和机遇SIMOX材料：最新趋势是采用较小的氧注入剂量显著改善顶部硅层的质量降低SIMOX材料的成本低注入剂量(~41017/cm2)的埋氧厚度薄：800～1000Å退火温度高于1300℃，制备大面积(300mm)SIMOX材料困难SOI技术挑战和机遇键合(Bonded)技术：硅膜质量高埋氧厚度和硅膜厚度可以随意调整适合于功率器件及MEMS技术硅膜减薄一直是制约该技术发展的重要障碍键合要用两片体硅片制成一片SOI衬底，成本至少是体硅的两倍SOI技术挑战和机遇Smart-Cut技术是一种智能剥离技术将离子注入技术和硅片键合技术结合在一起解决了键合SOI中硅膜减薄问题，可以获得均匀性很好的顶层硅膜硅膜质量接近体硅。剥离后的硅片可以作为下次键合的衬底，降低成本SOI技术挑战和机遇SOI材料质量近几年有了惊人进步生产能力和成本成为关键问题Smart-Cut技术和低剂量SIMOX技术是两个最有竞争力的技术SOI将成为继硅外延片之后的下一代硅材料智能剥离SOI工艺流程图(SMARTCUTSOI)SOI技术挑战和机遇浮体效应是影响SOI技术广泛应用的另一原因对SOI器件的浮体效应没有一个清楚的认识如何克服浮体效应导致的阈值电压浮动、记忆效应、迟滞效应等对实际电路的影响，还不很清楚浮体效应可以导致数字电路的逻辑失真和功耗的增大SOI技术挑战和机遇抑制浮体效应Ar注入增加体/源结漏电LBBC结构在源区开一个P区通道肖特基体接触技术场屏蔽隔离技术这些技术都存在各种各样的自身缺陷，不能被广泛接受SOI技术挑战和机遇全耗尽SOIMOSFET可以抑制浮体效应，并有良好的亚阈特性和短沟效应控制超薄FDSOIMOSFET的阈值电压比较困难阈值电压与硅膜厚度的关系极为敏感较大的寄生源漏电阻等SOI技术挑战和机遇SOI器件与电路的EDA技术发展缓慢，已经成为影响SOI技术广泛应用的一个重要原因体硅的EDA工具已经非常完善SOI的EDA工具相对滞后：SOI器件是一个五端器件，建立SOI器件、电路模型要比体硅器件复杂得多SOI技术挑战和机遇体硅技术迅速发展和巨大成功抑制了人们投入SOI技术研究的热情工业界不愿花时间和金钱在SOI工艺的优化上，使SOI技术的优越性不能得以充分发挥现在形势正在发生微妙变化，手提电脑、手提电话迅速兴起，促发了人们对低压、低功耗及超高速电路的需求，体硅CMOS电路在这些方面有难以逾越的障碍SOI技术发展的新机遇SOI技术挑战和机遇器件尺寸缩小，改善了ULSI的性能：速度、集成度、成本等，也带来了很多问题一类是灾难性的，影响器件功能及可靠性，其中最突出的是热载流子效应一类是造成动态节点的软失效，在DRAM中这个问题尤为重要降低电源电压已成为解决以上问题的主要措施SOI技术挑战和机遇影响降低电源电压的因素体效应寄生结电容当电源电压降低时，会使电路驱动电流减小、泄漏电流增加，引起电路的速度下降和功耗增加SOI是最佳选择SOI技术挑战和机遇存储器：1993年Motorola首先利用0.5微米工艺研制出电源电压小于2V的1KSRAMIBM公司制成在1V电压下工作的512KSRAM，1997年，IBM又发布了利用0.25微米CMOS工艺加工的FDSOI1M/4MSRAM，其电源电压仅为1.25V韩国三星生产了电源电压为1V的0.5微米DRAM，同年，16MSOIDRAM也面世了SOI技术挑战和机遇CPU：功耗与速度的矛盾突出IBM公司报道了采用0.13mSOI工艺研制的微处理器电路的功耗比相应体硅电路低1/3，速度增加35％，性能提高20~30％，而成本仅增加10％AMD已经全面生产低压SOICPUSOI器件与电路制备技术SOI(Silicon-On-Insulator:（绝缘衬底上的硅)技术SOI器件与电路制备技术体硅器件与SOI电路制备工艺的比较SOI电路制备工艺简单制作阱的工艺场区的工艺没有金属Al穿刺问题隔离技术100％绝缘介质隔离LOCOS隔离硅岛隔离氧化台面隔离SOI器件与电路制备技术抑制边缘寄生效应环形栅器件边缘注入抑制背沟道晶体管效应背沟道注入抑制衬底浮置效应衬底接地硅化物工艺防止将硅膜耗尽几种新型的SOI器件和电路制备工艺Tpd=37ps栅长为90纳米的栅图形照片凹陷沟道SOI器件埋氧氮化硅40nm热氧埋氧局部氧化减薄硅膜埋氧去掉氮化硅和氧化层埋氧金属硅栅氧化层沟道区经标准的SOICMOS工艺新型SOI栅控混合管(GCHT)p+n+pn-n+VsVdVgVbp+p+MILC平面双栅器件平面双栅是理想的双栅器件但工艺复杂，关键是双栅自对准、沟道区的形成，等待着工艺上的突破利用MILC（metalinducedlateralcrystallization）和高温退火技术实现平面双栅器件精确的自对准双栅工艺相对简单MILC和高温退火主要步骤：a-Si淀积，550CLTO淀积，光刻长条窗口，金属镍淀积（5-1