搜索
IC测试仪及其配套软件测试方案电子科技大学第1页共19页IC测试仪及其配套软件测试方案一、软件调试二、软硬件通信测试方案三、测试仪功能测试方案电子科技大学2007年7月IC测试仪及其配套软件测试方案电子科技大学第2页共19页一、软件调试测试仪软件是基于VC++6.0设计生成的基于Windows2000的视窗软件平台，其大部分功能可在与硬件无关的条件下，在VC++6.0内调试，部分功能需与测试仪硬件结合进行调试。1．1界面调试1.参数软件调试手段：软件调试。调试目标：集成pattern编辑器，可按与TR6010兼容的pattern的书写格式录入pattern，非法录入时有信息提示，录入过程中可随时存储为project.ptn文件。调试手段：软件调试。2.测试程序设置界面，分测试仪资源设置和测试程序生成部分。测试仪资源设置部分调试手段：软件调试。调试目标：集成资源设置图形窗口，完成原TR6010对不同测试bin的测试模式设置、测试时间设置、通道设置、电平位移设置（Vih、Vil、Voh、Vol设置）、PMU设置（relay设置、force设置、measure设置）等，并可存储为project.test；测试程序生成部分调试手段：软件调试。调试目标：集成编译系统，读取project.test及project.ptn文件，生成对应于测试仪的测试指令程序project.prog。3.生产界面，分待测项目选择、待测项目运行、芯片测试状态实时显示部分。待测项目选择调试手段：软件调试。调试目标：能在用户指定的目录下选定待测项目。IC测试仪及其配套软件测试方案电子科技大学第3页共19页待测项目运行调试手段：软件调试。调试目标：调用PCI通信系统，将待测项目指令程序下载至测试仪，调用RS232通信系统，获取prober状态，为测试控制函数（见第2节）提供测试仪是否运行测试程序的控制标志。芯片测试状态实时显示调试手段：软件调试。调试目标：对读回的测试结果进行译码，实时显示测试结果，存储设计结果；生成统计报告文件、map文件、位图文件。4.报表输出界面调试手段：软件调试。调试目标：选择并显示测试报告文件、map文件及位图文件。5.帮助界面调试手段：软件调试。调试目标：集成简单的软件操作说明页面。6.定位回测界面调试手段：软件调试。调试目标：具体功能实现在第一阶段中暂不涉及，仅设计基本界面。1．2后台函数调试1.测试控制函数调试手段：软件调试。调试目标：通过调用PCI通信函数、RS232通信函数，获得相应的控制字，完成测试仪与PC的数据交互，以及测试仪与prober的协调控制。2.PCI通信函数调试手段：软硬件调试。调试目标：对测试仪进行写操作，下载测试项目程序，返回标志字至测试控制函数；对测试仪进行读操作，读回测试结果，返回标志字至测试控制程序。IC测试仪及其配套软件测试方案电子科技大学第4页共19页3.RS232通信函数调试手段：软硬件调试。调试目标：对prober进行读操作(写操作在第一阶段中暂不涉及)，返回prober状态标志字至测试控制函数。二、软硬件通信测试方案通信部分的整体电路如图2-1所示，它由两块板卡组成，第一块板卡为PCI板卡，它由PCI9054，FPGA1，电平位移电路，逻辑组合电路以及部分LVDS电路构成。第二块板卡由测试卡，FPGA2以及电平位移电路和部分LVDS电路组成。从图2-1可以看出此通信通路涉及到PC与PCI9054的通信，PCI9054与FPGA1的，FPGA1与FPGA2的通信以及FPGA2与测试卡的通信。通信的过程是相当复杂的，为了测试各部分是否满足相应的功能，特制定了前、中、后期的测试方案来检测。IC测试仪及其配套软件测试方案电子科技大学第5页共19页图2-1读数据原理图（测试卡向PC机传送数据）※前期的测试方案前期主要调试PC与PCI9054，以及PCI9054与FPGA1的通信。PCI9054与PC机的接口的连接都是标准接法，它们的联接是否正确不便直接的测试，可以通过PCI9054与FPGA1的通信来验证。所以我们只要关注PCI9054与FPGA1的通信就即可。首先我们必须了解它们之间有哪些信号的联接以及各自具有哪些相应的功能。IC测试仪及其配套软件测试方案电子科技大学第6页共19页信号列表：信号名功能ADS#地址选通信号，有效时表示一次传输的开始。BLAST#突发结束信号线，有效时表示本次突发传输已到最后一个数据周期，下一个周期结束本次突发传输。LW/R#读/写选择信号，当它为高时为写，为低时为读。LCLK时钟信号。LBE[3：0]#通过它来控制数据长度。LBE3#使能LD[31：24]，LBE2#使能LD[23：16]，LBE1#使能LD[15：8]，LBE1#使能LD[7：0]。CCS#它是一个输入信号，当它被置为低电平时，PCI9054内部的寄存器就被选择了。在本地端对PCI9054进行配置时使用。READY#当PCI9054为总线上的主设备时，表示在总线上读的数据有效或者表示写数据传输完成。当本地总线进入PCI9054时表示在总线上读的数据有效或者表示写数据传输完成。LSERR#积偶校验错误时发起。DP[3:0]积偶校验位，PCI9054为偶校验。它在每次当本地总线从PCI9054读时以及PCI9054向本地总线写时发起。在PCI9054从本地总线读时以及本地总线向PCI9054写时检查。如果检测到错误就发出LSERR#中断（只有在READY#有效时才行）WAIT#作为输入时，它被发起时，在本地PCIinitiator进入PCI总线插入等待状态；作为输出时，做为PCI内部等待状态的标志位。LINE#本地总线的中断信号，映射到PCI端的INTA信号。IC测试仪及其配套软件测试方案电子科技大学第7页共19页由于，在我们的设计方案中用到了数据的积偶校验以及中断信号，下面我们特截取了关于积偶校验以及LOCAL端的中断引起PCI端中断的时序图来加以说时相应信号的功能，以下是相应的波形图。图2-2奇偶校验位的产生由图2-2我们可以看出在ADS#为低时，发起一次传输；BLAST#为低时表示有效时表示本次突发传输已到最后一个数据周期，下一个周期结束本次突发传输。从图中我们还可以看出，在每个数据发出时，PCI9054都自动的产生相应的积偶校验位，如图中的DP0与DP1。图2-3本地中断引起PCI端的中断由图2-3我们可以看出当一个LINT#本地端的中断信号被发起之后，立即引起一个PCI的中断INTA#来向PC机发起中断。了解了主要的通讯信号之后，接下来就是如何检测PC机与FPGA1的通信了。由于我们在前期的实验准备阶段在熟悉PCI9054通信的时候已经设计过一个存储器，我们可以借用前面所设计的程序在FPGA1里面设计一个存储器。在这里我们先做Single传输的实验，我们利用PLX公司所开发的软件PLXMON将PCI9054修改成Single的模式。通过DriverWizard对存储器中的任一个地址单元进行读写，然后观察它的波形是否符合相应的功能，理想的PCITargetSingleIC测试仪及其配套软件测试方案电子科技大学第8页共19页WriteCycle模式的写应该为图2-4所示的波形图。然后再利用PLX公司所开发的软件PLXMON将PCI9054配置成突发的方式，由于利用DriverWizard只能对单个字节进行相应的读写，所以我们就在PC机端编写了一个应用程序，持续的发数据，然后对它的波形进行观察，预期的突发写波形如图2-5所示。图2-4PCITargetSingleWriteCycle图2-5PCITargetBurstWrite※中期的测试方案在前期调通了PC机、PCI9054以及FPGA1的通道之后，接下来的任务就是测试FPGA1与FPGA2的通信是否正常。由于PC向测试卡发数据的过程（写数据过程），主要涉及的就是这PC机、PCI9054、FPGA1的通信，以及FPGA1与FPGA2的通信，所以这个时期的任务主要是检测写数据通道是否顺畅，是否符合我们要要求的功能。由于在两块板卡的时钟不一样，所以这就涉及到了异步通信的问题。我们在IC测试仪及其配套软件测试方案电子科技大学第9页共19页FPGA1中设计了一个异步的FIFO。下面先来讨论一下关于异步FIFO的设计。（1）异步FIFO的设计异步FIFO是一种先进先出的电路，使用在需要数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间的周期和相位完全独立，因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。图2-6为异步FIFO的原理图。图2-6异步FIFO原理图从图2-6可以看出：异步FIFO整个系统分为两个完全独立的时钟域—读时钟域和写时钟域；FIFO的存储介质为一块双端口RAM，可以同时进行读写操作。在写时钟域部分，上写地址产生逻辑产生写控制信号和写地址；读时钟部分由读地址产生逻辑产生读控制信号和读地址。在空/满标志产生部分，由读写地址相互比较产生空/满标志。下面一个异步FIFO的端口程序，由一个主存储器以及读写逻辑组成，还包括各种FIFO标志逻辑。Modulefifo(reset,wr_clk,rd_clk,data_in_en,data_in,data_out,data_out_en,empty,full,aio,led);inputreset,wr_clk,rd_clk,data_in_en,data_out_en;input[31:0]data_in;output[31:0]data_out;outputempty,full;inputioloutputled;FIFO的程序主要包括读写使能（data_in_en、data_out_en）、独立的读写数据线（data_in、data_out）、读写时钟（wr_clk、rd_clk）以及状态标志信号空/满。IC测试仪及其配套软件测试方案电子科技大学第10页共19页（2）LVDS工作原理由于两块板卡的连线的距离长，考虑到信号有可能被衰减，特采用了LVDS技术来传输数据。现对LVDS技术作一个简单的介绍。图2-7LVDS工作原理示意图如图2-7所示其驱动器由一个恒流源（通常为3.5mA）驱动一对差分信号线组成。在接收端有一个高的直流输入阻抗（几乎不会消耗电流），所以几乎全部的驱动电流将流经100欧的终端电阻在接收器输入端产生约350mA的电压，当驱动状态反转时，流经电阻的电流改变，于是在接收端产生一个有效的“0”或“1”的逻辑状态。由于LVDS分为发送器和接收器，为单向传输的器件，在图2-8中可以看出特别在硬件图中设计了逻辑组合电路来控制它的使能和流向。（3）写过程从PC向数据写的流程如图2-8所示。数据从PC机发出经过PCI9054，当经过PCI9054时，PCI9054自动产生一个偶校验位（PCI9054为偶校验）DP[3：0]，它跟数据一起发送到FPGA1里面的FIFO中。这时PCI9054的ADS#信号产生一个写使能信号wr_en，同时从测试卡发送过来的读使能信号，以及读时钟信号。FPGA1里面的FIFO在这几个信号的作用下，开始向下发送数据。数据经过LVDS传输到FPGA2。在FPGA2里面设计了一个偶校验电路，用了检测数据是否出错。如果出错则发出错误信号ERRO往回传，经FPGA1传递到PCI9054的LINT#端，当PCI9054检测到LINT#被之后，就向PCI一端发起INTA#，PC机接到中断后重新发起数据。IC测试仪及其配套软件测试方案电子科技大学第11页共19页如果检查没有错误，则数据继续往下传递。由于32位数据中有数据也有地址，这时候就将地址送到译码电路和控制电路，打开八块测试卡中与传递过来地址相符合的测试卡开关。相应的测试卡就开始接收PC机传递过来的数据。PCI9054LD[31:0]FPGA1PCLVDS1LVDS2*电平位移control逻辑组合电路LVDS1*LVDS2电平位