A1包、集成电路软件升级

A1包、集成电路软件升级一、技术指标要求集成电路软件升级项目:序号货物名称技术参数要求数量1硬件描述语言仿真器(可接受进口产品)具备多核技术。★可实现设计级并行处理（DLP）和应用级并行处理（ALP）。提供对全功能SystemVerilog和OpenVera测试平台的本征编译支持，包括面向对象、受约束型随机激励和功能覆盖率功能。本征断言技术提供一种部署可验证设计（DFV）技术的高效方法。Echo测试平台覆盖率收敛技术可缩短达到全激励功能覆盖率的时间。提供用于测量验证覆盖率完整性的高性、内置覆盖率技术。包含DiscoveryVisualizationEnvironment（DVE）。1套2逻辑综合器(可接受进口产品)对时序和面积的综合优化。基于联线模型的综合优化。基于真实物理联线模型的物理综合，物理综合后的时序与实际芯片值误差≤10%。关键路径优化。数据通路优化。常数寄存器优化。自适应的时序再分配(Retiming)优化技术。流水线数据通路时序再分配(Retiming)优化技术和芯片硬件算法构造库中的定点运算、浮点运算可配置流水线模块配合，优化电路。逻辑层次自动打平。快逻辑层次优化。冗余逻辑自动删除。寄存器的自动合并与分拆。对目标库的自动优化。支持UPF国际标准。1套3Verilog编译器(可接受进口产品)可以配合逻辑综合器对Verilog硬件设计语言进行编译。1套4VHDL编译器(可接受进口产品)可以配合逻辑综合器对VHDL硬件设计语言进行编译。1套5图形化界面(可接受进口产品)可以为逻辑综合器提供图形化操作界面。1套6设计库(可接受进口产品)包括适用于设计和验证工作的主要知识产权组件，包括高速数据通路部件、AMBA片内总线、（8051，6811）存储器组合（存储器控制器、存储器BIST、存储器构建组块）、标准总线和I/O的验证IP、常用StarIP模型的设计视图、板卡验证IP（≥10000种）和ASIC芯片设计者使用的Foundry设计库。用户只需单一受权许可便可使用库内全部的可综合IP和验证IP。包括验证IP解决方案，其中包括AMBA3AXI、AMBA2.0、PCIExpress、USB2.0OTG、Ethernet、SerialATA等模型。1套7静态时序分析器(可接受进口产品)建立在成功流片验证过的PrimeTime平台之上的，提供精确的串扰延迟分析，电压降落分析和静态时序分析。可对数百万门级设计的进行全芯片分析。可用带窜绕信息的ILM模型做层次化的分析。内建的RC延迟计算与Hspice比，误差≤5%。通过考虑Slew传播，到达时间窗口，和逻辑信号的关系来减少不必要的约束违反。使用Liberty噪声库信息来做噪声计算，探测及传递。提供完备高效的信号完整性分析，自动使用PrimeTime所有的约束，指令和报告等功能。集成在SynopsysGalaxy平台内，提供迅速的信号完整性收敛，通过一个开放的接口可以无缝集成所有的功耗分析工具如PrimeRail来分析电压降落，为后端优化和布局布线工具自动生成修补文件。1套8高精度电路仿真器(可接受进口产品)为电路模拟提供了最高的精度。支持主流的业界标准和知识产权仿真模型。支持多种互联和信号完整性分析。支持大量单元特性的功能。1套提供对电路优化、对设计进行测定分析的功能。9波形分析器(可接受进口产品)支持多种波形格式（超过40余种）。实时波形显示；支持64bit文件系统；支持频谱分析、史密斯园图、极坐标图等分析功能。支持交互式眼图、柱状图、二维/三维等扫描分析。内嵌ADC、DAC、PLL、DSP、Memory等设计的专业测试工具包1套10电压降分析器(可接受进口产品)集成ICCompilerIn-DesignRailAnalysis环境。一键式设置和数据完整性检查。集成Milkyway™数据库。将显示环境叠加图直接集成到版图中。内置错误浏览器，提供详细的问题报告和解决指南；能够在ICCompiler的整个流程中提供动态和静态rail分析。精度≤5%（与HSPICE相比）。1套11低功耗逻辑优化器(可接受进口产品)支持各种低功耗技术，如多电压域综合、自动插入功耗管理单元等。与DCUltra配合使用时，可在综合设计早期为实际的布局布线结果提供精确的时序、功耗、一致性分析（≤10%）。为层次化（全局）、基于功耗约束和多级门控设计提供自动时钟门平衡和重配置优化功能。支持用于实现最佳漏电功耗优化的多门限库。可靠的功耗模型估测和控制：翻转（电容）功耗、单元内部（短路）功耗和漏电（静态）功耗。1套12功耗分析器(可接受进口产品)门级性能的估算误差为5％－10％（与SPICE相比）；基于事件的峰值功耗验证提供了分辨率达100ps的分析能力；1套对千万门级的电路的分析能力。13FPGA综合工具(可接受进口产品)需支持所有主流厂商的FPGA的器件类型。拥有专门的FPGA领域的售前售后技术支持。可与时序检查工具，形式验证工具无缝连接。工具可生成最佳质量的综合效果（QOR）。支持HDL，包括SystemVerilog和VHDL2008环境。可以进行自动优化，以缩小面积。通过创建快速的关键路径消除时序瓶颈。从RTL生成一个RTL框图，用于与源代码进行交叉调试，并标识关键路径。根据约束条件自动提取和优化有限状态机（FSM）。自动创建用于调试和记录FSM的泡泡图。支持逻辑等价流程，可与主流仿真器和FPGA厂商的布局布线工具紧密集成。集成RTL调试功能，提供高级触发条件。具备可实现快速的时序收敛的物理综合功能。支持功耗估计的格式文件生成功能。支持版图规划功能1套注：以上加“_________”部分为★条款内容，如不满足，按无效投标处理。二、服务要求技术指标中第1-12项软件包含一年维护费，第13项软件含永久许可、一年维护费以及不少于30天的免费现场培训。三、其他要求无四、投标保证金1、投标保证金数额：人民币贰万肆仟柒佰圆整(￥24700.00)。2、投标保证金交纳采用下列形式之一：电汇、银行本票、银行汇票、现金、投标担保函。投标保证金为电汇形式的，汇款单上须注明采购项目编号、包号。若交款人名称与投标人名称不一致，投标人须出具加盖公章的书面材料，退款时，款项退至投标人帐户。收款单位：山东省省级机关政府采购中心开户银行：建行济南市高新支行黄金时代分理处银行帐号：37001618819059099999采用投标担保函形式交纳的，按山东省财政厅《关于印发（山东省政府采购信用担保试点方案）的通知》（鲁财采[2011]49号）规定执行。A2包、集成电路软件升级一、技术指标要求集成电路软件升级项目:序号货物名称技术参数要求数量1模拟电路图编辑器接口软件(可接受进口产品)提供更加紧密的Verilog硬件描述语言接口，通过与Virtuoso原理图输入工具的配合，实现混合语言和图形化的设计输入。1套2数字电路仿真软件(可接受进口产品)支持UVM方法学,低功耗仿真,混合语言仿真；增加了对断言，SystemVerilog，e等验证语言的支持；并且可以对整个验证过程进行管理，分析覆盖率。1套3数模混合电路版图实现软件(可接受进口产品)★在Virtuoso设计环境中完成50K规模以下的数字电路从RTL描述到GDSII制造数据产生的完整设计流程。适合大模拟/小数字混合信号电路的设计。1套4模拟电路仿真软件(可接受进口产品)提供更加快速和精确的SPICE级别的模拟仿真工具，实现晶体管电路的直流，交流和瞬态的仿真。并且加强了与模拟设计环境的集成，方便地完成初始设置，仿真交互和分析结果后处理。1套5射频电路仿真软件(可接受进口产品)提供射频电路设计功能，提供快速的频域谐波平衡分析、准确的时域强烈非线性电路的分析。1套6物理验证设计规则检查软件(可接受进口产品)检验版图是否违反DRC规则，针对纳米设计所出现的特殊的物理效应，保证所绘制版图能够被完整而正确地加工制造。1套7物理验证等效性验证软件(可接受进口产品)检验版图对LVS规则的违反，以保证版图和原理图的等效性，保证所绘制的版图是原理图正确的延伸，确保版图的拓扑结构的正确性。1套8模拟电路原理图软件(可接受进口产品)提供原理图编辑输入功能，支持所有主流厂商提供的器件类型和结构，能够在完全图形化的界面下完成交互式设计输入。1套9模拟电路仿真环境软件(可接受进口产品)提供电路设计流程中的模拟设计和仿真的环境，为仿真类型设置和仿真波形显示提供方便的交互环境。1套10模拟电路版图设计软件(可接受进口产品)提供层次化、多输入窗口的交互式物理版图设计环境。可以利用参数化单元灵活地进行版图设计，并支持SKILL编程语言。1套11模拟电路高级版图设计软件(可接受进口产品)提供普通模拟电路版图软件所需要的交互式物理版图布局/布线的功能。采用约束条件、设计规则及原理图连接关系驱动的物理实现方法，在器件、单元与模块级定制数字、混合信号与模拟设计的物理布局/布线设计。1套12数字电路低功耗软件(可接受进口产品)支持非层次化和层次化低功耗描述语言,支持多阈值电压、门控时钟、多电压域、电源关断等低功耗技术，并且支持电源关断技术中状态寄存器保持、多寄存器、动态电压频率变换等高级低功耗技术,支持模块低功耗模型。1套13数字电路物理实现工具(可接受进口产品)提供完整布局布线实现，支持业界领先的Nano绕线引擎，支持最新的Gigaopt优化引擎，支持signoff级别时序分析和信号完整性分析。1套14集成电路参数提取软件(可接受进口产品)纳米设计的精确三维寄生参数提取工具，可以在门级和晶体管级电路提取精确的寄生电阻、电容等无源寄生器件的参数。支持45nm以下的工艺所出现的特殊效应，主要是针对DFM流程的寄生参数的提取，针对CMP和Litho对物理设计的影响提供整体的解决方案。1套15集成电路设计评估软件(可接受进口产品)可根据指定芯片制造工艺，IP组成模块，在获得可交付的完整RTL之前，就能精确估计芯片的面积、静态功耗和动态功耗以及芯片性能。支持芯片早期FloorPlan评估，可以任意调整IP、IO等模块的位置与方向，评估他们对芯片的面积、功耗、性能等的影响。1套16数字集成电路企业级验证管理器(可接受进口产品)通过对所有相关设计人员的活动进行管理来达到验证过程在模块级、系统级和项目级的自动化。可以自动进行海量仿真，对仿真结果和覆盖率进行有效的分析，最终达到项目验证的收敛。可根据仿真结果，给出准确的报告。1套17全定制集成电路版图编辑器(可接受进口产品)支持器件级、单元级、模块级和芯片级的模拟、数字、射频和混合信号的定制设计，与Virtuoso定制设计平台可无缝集成和支持OpenAccess数据库，可以确保设计目标的最快实现和物理版图的最有效实现。基于层次化的设计环境并通过一系列可调复合设置来加速定制版图的实现。支持可变参数PCELL版图单元，支持脚本语言SKILL。层次化的多窗口编辑环境,灵活的PCELL,可定制的编辑环境及即时DRC驱动的版图编辑环境。1套18大学计划(可接受进口产品)使用权不少于3年。该大学计划须涵盖数字集成电路，模拟集成电路，数模混合集成电路，射频集成电路以及系统板级的设计所需要的设计工具，包括仿真，综合，时序，形式验证，测试，参数抽取，版图实现，物理验证等所必须的工具，同时也包含全定制集成电路所需要的电路图编辑器，物理版图编辑器等，还需要包含集成电路板的设计工具。30套注：以上加“_________”部分为★条款内容，如不满足，按无效投标处理。二、服务要求技术指标中第1-15项软件包含一年维护费，第16、17项软件含永久许可、一年维护费以及不少于30天的免费现场培训。三、其他要求无四、投标保证金1、投标保证金数额：人民币肆万伍仟壹佰圆整(￥45100.00)。2、投标保证金交纳采用下列形式之一：电汇、银行本票、银行汇票、现金、投标担保函。投标保证金为电汇形式的，汇款单上须注明采购项目编号、包号。若交款人名称与投标人名称不一致，投标人须出具加盖公章的书面材料，退款时，款项退至投标人帐户。收款单