计算机组成原理课程设计实验报告

计算机组成原理课程设计实验报告（1-3）姓名：吴玉朋学号：200900301259班级：09软件6班计算机组成原理课程设计实验一------利用ispEXPERTSYSTEM软件设计四位全加器（一）实验环境：windows98上的ispEXPERTSYSTEM（二）实验目的：熟悉ispEXPERTSYSTEM的初步使用（三）实验要求：用门电路设计一个一位二进制全加器。二个加数为a,b,地位进位ci，向高位进位co.进而使用层次化设计思想设计一个四位全加器。（四）实验步骤：4.1创建新项目4.1.1启动ISPEXPERTSYSTEM。在windows下，选LatticeSemiconductor项的ispEXPERTSYSTEMProjectNavigator.4.1.2.建立新项目：选择菜单File选择NewProject键入项目名D:\EXP1\wuyupeng.syn4.1.3项目命名：用鼠标双击Untitled。在Title文本框中输入“EXP1Project”,并选OK。4.2选择器件：双击ispLSIispLSI5384V-125LB388,你会看到ChooseDevice对话框(如下图所示)在ChooseDevice窗口中选择ispLSI1000项按动器件目录中的滚动条，直到找到并选中器件ispLSI1032E-70LJ84揿OK按钮，选择这个器件(各种参数的设置)4.3设计输入：首先设计一个一位全加器，然后以这个器件作为本地器件来使用设计一个四位全加器4.3.1设计一个一位全加器：4.3.1.1原理图命名：选中Source下的NEW选项选中Schematic（确认按OK）输入文件名ADD.SCH进入原理图编辑窗口。4.3.1.2在图纸上添加器件：根据逻辑电路知识可知：s=abci;co=a*b+（a)*ci;接下来就是根据逻辑原理选择相信的器件来完成逻辑电路的设计，具体方法是：选择Add菜单下的Symbol)然后在各种库中选择所需要的器件4.3.1.3添加连线：选择Add菜单下的wire项，进入画线状态，单击左键定义连线的左端，将光标移至线的另一端，在此单击左键即可定义这根线。然后依次完成全部连线。4.3.1.4添加其他器件：选择IOPAD.LIB，然后选择库中的G-INPUT（输入缓冲器），将其分别放在a,b,ci的连线上，同样的，选择G-OUTPUT(输出缓冲器），完成相应的添加。4.3.1.5为信号命名：Add菜单下的NetName项在窗口的下方出现命令：NetName-Enter=,在此输入a，按回车将十字光标的中心点移至信号线的连线头上，单击鼠标用同样的方法为其余连线上加上信号名b,ci,s,co.。4.3.1.6添加I/OMakers:选择Add菜单下的I/OMakers项在弹出的对话框中选择input再将鼠标的光标移至输入信号a的连线的末端，并单击左键，这是会出现一个I/OMakers框用同样额方法为b,ci加上I/OMakers框在回到I/OMakers项，选择output，为s,co分别加上一个输入I/OMakers。4.3.1.7引脚锁定（这一步在本设计过程中没有用到，但是在以后的设计过程中会用到）：选择Add菜单下的SymbolAttribute项,这是会出现一个SymbolAttributeEditor对话框单击需要定义属性的输出I/OPAD（如图）选中SynarioPin属性，并把文本框中的*替换成随需要的管脚好如”11“（具体的可根据实验书的73页1032E系统输入/输出引脚索引来确定管脚号）用鼠标在图纸的任意位置单击一下，I/OPAD小方框的*便被11所代替单击其余需要锁定引脚的I/OPAD，重复上述步骤即可，完成全部的锁定工作选择File菜单下的Save选项存盘。4.3.1.8元件符号的生成：在原理图编辑器中，选择File菜单从下拉菜单中，选择MatchingSymbol命令关闭原理图。至此，这张原理图的宏文件已经建立完毕，并且已经添加到元件库中(如图)，下一次就可以使用local器件了。4.3.2设计四位全加器（利用层次原理）：选择Add菜单下的Symbol选择local，在设计图中添加四个这样的器件，此时就利用了上一步所设计的一位全加器了添加连线添加器件为信号命名添加I/OMakers引脚锁定（设计图如下）4.4文件的编译：在完成后的项目管理器窗口中分别选择ADD，FOURADD三个原理图源文件，在右边窗口中双击”compileSchematic“，完成原理图的编译4.5适配,下载,实验检测：在项目管理器窗口中，点击左边窗口中的ispLS11032E-70LJ84，在右边窗口中双击”FitDesign”，开始适配。然后将完成的逻辑设计”烧制”到具体的器件中去,即将电路下载到试验台中，然后再试验台上输入数据，在本实验中，即在定义好的开关上输入相应的数据，再看看LED的状态以检测实验结果是否正确。(五)实验结果：从k0—k9输入数据，注意k0=0,如输入k1=1,k3=0,k5=0,k7=0;k2=0,k4=0,k6=1,k8=0,那么我们就可以在LED0-LED4观测到实验结果，此时LED0亮,LED1暗,LED2亮,LED3暗,LED4暗（LED表示是否溢出）计算机组成原理实验二------利用层次化设计方法设计一个同步计数器(一)实验要求：设计一个三位二进制同步计数器和一个3-8译码器，当计数器在连续始终脉冲下，其输出在3-8译码器译码后在实验板的8个指示灯上依次显示出来，要求使用层次化设计方法进行设计。（二）．实验目的：掌握层次化设计方法。（三）．实验步骤：如上一个实验：新建项目选择器件设计原理图编译原理图文件适配下载检测其中设计原理图部分分为两个步骤：○1底层电路的设计：三位二进制同步计数器，3-8译码器的设计。○2顶层原理图的建立○1底层电路一：三位二进制同步计数器的设计：、根据数字逻辑电路知识可知，采用D触发器实现的3位二进制同步计数器的驱动方程为：D2=Q2（Q1*Q0）,D1=Q1Q0,D0=（非）QO；这样根据原理可得三位二进制同步计数器的原理图如下：再将其生成本地元件：底层电路二：3-8译码器的设计：采用与门实现的3-8译码器原理方程如下:Z7=a2*a1*/a0;Z6=a2*/a1*a0;Z5=a2*/a1*/a0;Z4=/a2*a1*a0;Z3=/a2*a1*/a0;Z2=/a2*a1*/a0;Z1=/a2*/a1*a0;Z0=/a2*/a1*/a0（/表示非门）其原理图如下：将其生成本地元件：○2顶层原理图的建立：调用本地元件TEST和TIPLAYER完成底层电路的设计：（四）实验结果：将电路下载到实验台后就可以看到LED灯依次亮着计算机组成原理实验三-------多路开关设计（一）设计目的：熟悉多路开关的逻辑设计，应用以及功能测试（二）实验内容：1.数据选择器；2.逻辑运算器件;3.移位器（三）实验要求：1．数据选择器的要求：AE高电平时，LED7-4的状态=K15-12的状态；BE高电平时，LED7-4的状态=K11-8的状态；CE高电平时，LED7-4的状态=K7-4的状态；其中数据选择器的输出定义在LED7-4以显示选择器的状态。A操作数定义在K15-12，B操作数定义在K11-6，C操作数定义在K7-4。AE定义在K0，BE定义在K1，CE定义在K2。控制电位高电平有效，状态互斥。2．逻辑运算器的要求：实现两个四位数的逻辑运算：A操作数由开关K15-12设定,B操作数由开关K11-8设定，逻辑运算结果由发光二极管LED7-4来显示。A*BE为高电平时，A,B两操作数实现逻辑乘；A+BE为高电平时，A,B两操作数实现逻辑或；ABE为高电平时，A,B两操作数实现B半加；（非）AE为高电平时，A操作数取反；AE为高电平时，A操作数直接传送；AE定义在K0；（非）A定义在K1；AB定义在K2；A+B定义在K3；A*B定义在K4。3．移位器的要求：实现四位信息的一位操作：LM（左移）高电平时，K11-8左移一位，高位移出，地位补零RLM（右移）高电平时，K11-8右移一位，低位移出，高位补零；DM高电平时，LED11-8的状态=K11-8的状态（直接传送）。其中移位器的输出定义在LED11-8以显示移位器的输出状态。（四）实验步骤：1..数据选择器：包括一个底层电路（对应器）和顶层电路（用到了3-8译码器）（左边是对应器原理图，右边是其做成的本地逻辑元件）下面是其顶层电路原理图：其中用到了前面实验设计过的3-8译码器以保证状态不互斥2．逻辑运算器：底层电路（一位的运算器）和顶层电路（还是用到了译码器以保证不互斥）上面一张图是其底层电路，用来实现一位的逻辑运算，下面是其顶层电路，左边用了一个译码器和一个异或门来长生一个有效控制信号，且能够保证其状态时互斥的。3移位器：底层电路和顶层电路，其中底层电路包含三个电路：move，rightmove，leftmove（即直接传送，右移，左移），顶层电路主要用来长生控制信号的：下面三个电路都是底层电路：图二.右移图三.直接传送下面一个原理图是底层电路：（五）实验结果：1．数据选择器：2．逻辑运算器：3．移位器：