计算机组成原理习题课1

1．计算机使用总线结构便于增减外设，同时_____。A．减少了信息传输量B．提高了信息的传输速度C．减少了信息传输线的条数D.加重了CPU的工作量答案：C2．总线中地址线的作用是_____。A.只用于选择存储器单元B.由设备向主机提供地址C．用于选择指定存储器单元和I/O设备接口电路的地址答案：C3.在三种集中式总线控制中，____方式响应时间最快。A．链式查询B．计数器定时查询C．独立请求答案：C第三章系统总线4．在三种集中式总线控制中．独立请求方式响应时间最快，是以____代价的。A．增加仲裁器的开销B．增加控制线数C．增加仲裁器的开销和增加控制线数D.增加总线占用时间答案：B6.三种集中式总线控制中，_____方式对电路故障最敏感A.链式查询B．计数器定时查询C．独立请求答案：A7．在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则____。A．设备号小的优先级高B．每个设备使用总线的机会相等C．设备号大的优先级高答案：B8．在计数器定时查询方式下，若计数从0开始，则_____。A．设备号小的优先级高B．每个设备使用总线的机会相等C．设备号大的优先级高答案：A9．在独立请求方式下，若有N个设备，则_____。A．有一个总线请求信号和一个总线响应信号B．有N个总线请求信号和N个总线响应信号C．有一个总线请求信号和N个总线响应信号答案：B10．在链式查询方式下，若有N个设备，则A．有N条总线请求线B．无法确定有几条总线请求线C．只有一条总线请求线答案：C16．总线通信中的同步控制是_____。A．只适合于CPU控制的方式B．由统一时序控制的方式C．只适合于外围设备控制的方式D.所有指令执行时间都相同的方式答案：B23．总线的异步通信方式______。A．不采用时钟信号，只采用握手信号B．既采用时钟信号，又采用握手信号C．既不采用时钟信号，又不采用握手信号答案：A24.信息只用一条传输线，且采用脉冲传输的方式称为____。A.串行传输B.并行传输C.并串行传输D.分时传输答案：A25.信息可以在两个方向上同时传输的总线属于____。A.单工总线B.半双工总线C.全双工总线D.单向总线答案：C28.异步串行通信的主要特点是_____。A.通信双方不需要同步B.传送的每个字符是独立发送的C.字符之间的间隔时间应相同D.传送的数据中不含控制信息答案：B29.在____计算机系统中，外设可以和主存储器单元统一编址。A.单总线B.双总线C.三总线D.以上三种都可以答案：A30.在采用____对设备编址时，不需要专门的I/O指令组。A.统一编址法B.单独编址法C.两者都是D.两者都不是答案：A31.在微型机系统中，外围设备通过_____与主板的系统总线相连接。A.适配器B.设备控制器C.计数器D.寄存器答案：A3.14假设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。若在一个总线传输周期可并行传送16位的数据，求该总线的带宽。解：数据传输率（总线带宽）：每秒传输的最大字节数（MBps）1个总线周期=1个时钟周期=1/8=0.125s1个总线周期传送16位=2B（字节）故总线出输率为：2B*（1/0.125s）=16MBps或求：2B*8=16MBps3.15在一个32位的总线系统中，总线时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高传输率，可采取什么措施？解：数据传输率（总线带宽）：每秒传输的最大字节数（MBps）1个总线周期=4个时钟周期=4*1/66=0.06s1个总线周期传送32位=4B（字节）故总线出输率为：4B*（1/0.06s）=66MBps或求：4B*（66MHz/4）=66MBps提高数据传输率措施：(1)提高数据线宽度(2)提高总线时钟频率(3)缩短总线传输周期3.16在异步串行传输系统中，字符格式为：1个起始位、8个数据位、1个校验位，2个终止位。若要求每秒传输120个数据帧，计算数据传送的波特率和比特率。00/10/10/1111起始位1位数据位5、6、7、8位不等校验位1位停止位1、1.5、2位不等空闲位低位高位一个帧结构解：波特率（数据传输速率）单位时间内传送的二进制数据的位数bps（1+8+1+2）×120=1440bps比特率：单位时间内传送的二进制有效数据位数bps1440*(8/12)=960bps第四章存储器3．一个16K×32位的存储器，其地址线和数据线的总和是A48B．46C．36答案：B4．一个512KB的存储器，其地址线和数据线的总和是A．17B．19C．27答案：C5．某计算机字长是16位，它的存储容量是64KB，按字编址，它的寻址范围是___。A．64KB．32KBC.32K答案：C8．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____。A．128KB．64KC.64KB答案：B12．若主存每个存储单元为16位，则A．其地址线为16根B．其地址线数与16无关C．其地址线数与16有关答案：B29．一个四体并行低位交叉存储器，每个模块的容量是64K×32位，存取周期为200ns，在下述说法中____是正确的。A．在200ns内，存储器能向CPU提供256位二进制信息B．在200ns内，存储器能向CPU提供128位二进制信息C.在50ns内，每个模块能向CPU提供32位二进制信息答案：B28交叉编址的存储器实质是一种___存储器，它能___执行___独立的读／写操作。A.模块式，并行，多个B．模块式，串行，多个C.整体式，并行，一个答案：A51．下列说法中正确的是____。A．Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分B．主存储器只由易失性的随机读／写存储器构成C.单体多字存储器主要解决访存速度的问题答案：C52．Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作_____。A．直接映像B．全相联映像c．组相联映像答案：B54．下列器件中存取速度最快的是____。A．CacheB．主存c．寄存器答案：C1.如果一个高速缓存系统中，主存容量为12MB，Cache容量为400KB，则该存储系统总容量为:A.12MB+400KBB.12MBC.400KBD.12MB-400KB答案：B4.7一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位解：地址线和数据线的总和=14+32=46根；需要的片数为：1K×4：16K×32/1K×4=16×8=128片2K×8：16K×32/2K×8=8×4=32片4K×4：16K×32/4K×4=4×8=32片16K×1：16K×32/16K×1=32片4K×8：16K×32/4K×8=4×4=16片8K×8：16K×32/8K×8=2×4=8片例2．一个1K×4位的动态RAM芯片，若其内部结构排列成64×64形式，已知存取周期为0.1s，(1)若采用分散刷新和集中刷新相结合的方式，刷新信号周期应该取多少?(2)若采用集中刷新，则对该存储芯片刷新一遍需多少时间?死时间率是多少？解：(1)分散式和集中式相结合的方式即为异步式，刷新信号的时间间隔为：2ms／64=31.25s，故取刷新信号周期为31.25s(2)刷新周期为2ms，故刷新周期内有2ms/0.1s=4000个读写周期，其中有64个读写周期用来刷新，故将存储器刷新一遍用时为：64*0.1s=6.4s死时间率为：6.4s/2ms=0.32%4.14某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？解：（1）218=256K，则该机所允许的最大主存空间是256K×8位（或256KB）；（2）模块板总数=256K×8/32K×8=8块；（3）板内片数=32K×8位/4K×4位=8×2=16片；（4）总片数=16片×8=128片；（5）最高三位通过3：8译码器选模块板次高三位通过3：8译码器选模块板内芯片组剩余地址线接芯片地址引脚。或反过来，最低三位选模块板（多模块交叉存储器）板地址3位片地址3位片内地址12位1716151413121104.15设CPU共有16根地址线，8根数据线，并用MREQ（低电平有效）作访存控制信号，R/W作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求如下：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。解：（1）地址空间分配图：（2）选片：ROM：4K×4位：2片；RAM：4K×8位：3片；（3）CPU和存储器连接逻辑图及片选逻辑：(1)地址空间分配图A15A11A7A3A00000，0000，0000，00000000，1111，1111，11110001，0000，0000，00000001，1111，1111，11110010，0000，0000，00000010，1111，1111，11110011，0000，0000，00000011，1111，1111，11114KROM*20~FFFH4KRAM1000~1FFFH4KRAM2000~2FFFH4KRAM3000~3FFFH(2)选芯片方法：最好选用容量一样的存储器芯片（组）。这样容易画图。本题可以选用2片4K*4ROM芯片组成4K*8ROM，3片4K*8RAM（建议使用）也可选用2片2K*8ROM芯片组成4K*8ROM,3片4K*8RAM还可选用2片2K*8ROM，6片2K*8RAM4K×8位RAM4K×8位RAM……PD/ProgrG1CBAG2BG2A……4K×8位RAM…MREQA15A14A13A12A11A0…D7D0WR…1…………Y0Y1Y2Y3…4K×4位ROM（3）CPU和存储器连接逻辑图及片选逻辑：2K×8位ROM2K×8位ROM4K×8位RAM……PD/ProgrG1CBAG2BG2A……4K×8位RAM…MREQA15A14A13A12A11A10A0…D7D0WR…1…………Y0Y1Y2Y3…&&1…例．设CPU共有16根地址线，8根数据线，并用MREQ作为访存控制信号(低电平有效)，WR作为读／写控制信号(高电平为读，低电平为写)。现有芯片及各种门电路(门电路自定)，如图所示。画出CPU与存储器的连接图，要求：(1)存储芯片地址空间分配为：0—2047为系统程序区；2048—8191为用户程序区。(2)指出选用的存储芯片类型及数量。(3)详细画出片选逻辑。解：(1)确定主存地址分配：0~2047D=0~7FFH2048—8191D=800~1FFFHA15A11A7A3A00000，0000，0000，00000000，0111，1111，11110000，1000，0000，00000001，1111，1111，1111(2)选片：1片2K×8位ROM3片2K×8位RAM(3)片选及地址分配：ROM，RAM片内地址A10~A0片选地址：A15~A11分别接到3-8译码器的各端，其中A15~A14恒为0。ROM2K*8RAM6K*8(1)确定主存地址分配：0~2047D=0~7FFH2048—8191D=800~1FFFHA15A11A7A3A00000，0000，0000，00000000，0111，1111，11110000，1000，0000，00000000，