计算机组成原理作业

计算机组成原理作业信息工程学院田晶第三章•3.5设某机器字长8位，有两个数的石榴进制表示为9CH和FFH。试问：若它们分别表示为下列格式的机器数，其对应的十进制真值是多少？•①无符号整数9CH=10011100B=128+16+8+4=156FFH=11111111B=128+64+32+16+8+4+2+1=28-1=255•②原码表示的定点整数9CH=10011100B=─（16+8+4）=─28FFH=11111111B=─（128+64+32+16+8+4+2+1）=（27-1）=─127•③原码表示的定点小数9CH=10011100B=─0.0011100=─（2-3+2-4+2-5）=─0.21875FFH=11111111B=─1111111=─（2-1+2-2+2-3+2-4+2-5+2-6+2-7）=─（1-2-7）•④补码表示的定点整数9CH=10011100B=─1100100=─（64+32+4）=─100FFH=11111111B=─（0000000+1）=─0000001=─1•⑤补码表示的定点小数9CH=10011100B=─0.1100100=─（2-1+2-2+2-5）=─0.78125FFH=11111111B=─（0.000000+1）=─0.0000001=─2-7=0.0078125•3.8设某浮点数格式为：字长12位，阶码6位，用移码表示；尾数8位，用补码表示。阶码在前，尾数在后（包括数符），则按照此格式，求解以下问题。•（1）已知X=─25/64，Y=2.875求X、Y的规格化的浮点数表示形式。解：X=─25/64=─（11001/1000000）=─0.11001×2-1，则:[X]浮=0,11111;1.1100100;Y=2.875=10.111B=0.10111×210则:[Y]浮=1,00010;0.1011100•（2）已知Z的浮点数以十六进制表示为9F4H，则求Z的十进制真值。解:9F4H=100111110100则阶码[Z]移=100111,则[Z]补=000111尾数[Z]原=1.10100故:Z=─0.10100×27=─1010000B=─(64+16)=－80第四章•4.28设主存容量为256K字,Cache容量为2K字,块长为4。（1）设计Cache地址格式，Cache中可装入多少块数据？（2）在直接映射方式下，设计主存地址格式。（3）在四路组相联映射方式下，设计主存地址格式。（4）在全相联映射方式下，设计主存地址格式。（5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。•解：（1）主存256K字，则主存地址长度18位Cache2K字，则Cache地址11位块长4，则块内地址2位；Cache共有2K/4=512块，则Cache块地址9位则Cache地址格式为：9位2位共11位（2）直接映射方式下主存地址格式：7位9位2位总长18位（3）四路组相联映射方式下主存地址格式：主存字块标记Cache字块地址字块内地址Cache字块地址字块内地址共18位（4）全相联映射方式下主存地址格式16位2位共18位（5）存储字长32位，即4B，则块长为16B主存256K字为256K×4B=1MB，20位地址，主存有1MB÷16B=128K个块Cache2K字为2K×4B=8KB，Cache有8KB÷16B=512个块主存字块标记组地址字块内地址9位7位2位主存字块标记块内地址•直接映射方式主存地址格式•7位9位4位共20位•四路组相联映射方式主存地址格式•9位7位4位共20位•全相联映射方式主存地址格式•16位4位•共20位主存字块标记组地址字块内地址主存字块标记Cache字块地址字块内地址主存字块标记字块内地址•4.29假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次。已知Cache的存储周期为30ns，主存的存取周期是150ns，求Cache的命中率及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少倍？•解：Cache命中率=4800÷（4800+200）=96%•平均访问时间=30×0.96+150×0.04=34.8ns•效率e=(30÷34.8)×100%=86.2%•性能提高了150÷34.8-1=3.3倍•4.32设某机主存容量为4MB，Cache容量为16KB，每块有8个字，每字32位。设计一个四路组相连映射的Cache组织。•（1）画出主存地址字段中各段的位数。设Cache的初态为空，CPU依次从主存第0,1,2，……，89号单元读出90个字（主存依次读出一个字），并重复按此次序读8次，问命中率是多少？•（2）若Cache的速度是主存速度的6倍，试问有Cache和无Cache相比，速度约提高多少倍？解:(1)根据题意:每字块有8个字,每个字32位故主存地址字段中字块内地址字段为5位(25=32),字块大小为8×32b=32B=25B所以16KB的CACHE共有214B/25B=29块,即C=9。根据四路组相联映象2r=4得r=2故q=c-r=9-2=7主存容量为4MB=222B，主存地址字段中主存字块标记位数为22-7-5=10位。•主存地址字段各段格式为：•主存字块标记(10位)组地址(7位)字块内地址(5位)•(2)CACHE开始空，CPU访问0单元时肯定不命中，会读取内存，并将内存所在块(0-7号单元)调入CACHE，CPU以后访问1-7号单元会命中，而访问8号单元又不命中，再替换….,所以，CPU在访问0-89号单元时会不命中8,16,……87共12个单元。故命中率=（90×8-12）/（90×8）×100%=98.4%•(3)设主存存取周期为6t，CACHE存取周期为t，没有CACHE的访问时间为6t×800，有CACHE的访问时间为t（720-12）+6t×12•则速度提高倍数=（6t×720）/（t×（720-12）+6t×12）=6.5•约提高了6.5-1=5.54倍4.15设CPU共有16根地址线，并用#MREQ（低电平有效）作访存控制信号，R/W#作读/写命令信号（高电平读，低电平写）。现有这些存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位）及74LS138译码器和其它门电路。试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接电路。要求如下：（1）最小4K地址为系统程序区，4096-16383地址范围为用户程序区。（2）指出选用的存储芯片类型及数量。（3）详细画出片选逻辑。解：（2）ROM4K×4位2片，位扩展；RAM共12K×8位容量，需要3片4K×8位芯片，字扩展；（3）地址范围ROM地址范围：0000H…0FFFHRAM地址范围：1000H…3FFFH，其中：RAM1地址范围1000H…1FFFHRAM2地址范围2000H…2FFFHRAM3地址范围3000H…3FFFH以上地址用A15A14A13…A2A1A0展开，得到用于译码器连接用的高位地址A15=0，接译码器使能端，而138译码器的CBA接A14A13A12ROM的A14A13A12=000片选接138译码器Y0#RAM1的A14A13A12=001片选接138译码器Y1#RAM2的A14A13A12=010片选接138译码器Y2#RAM3的A14A13A12=011片选接138译码器Y3#电路图略4.17写出1100对应的汉明码汉明码：01111004.18已知接收到的汉明码（按配偶原则配置）为1100100，检查此代码是否有错？第几位错？解：所接收代码有错，错在第6位，正确的为01104.19已知接收到下列汉明码，分别写出它们所对应的欲传送代码。（1）1100000（按偶性配置）答案：第3位有错，欲传送代码为1000（2）0011001（按奇性配置）答案：第7位有错，欲传送代码为1000•4.16CPU假设同上题，现有8片8K×8位的RAM芯片与CPU相连。•（1）用74LS138译码器画出CPU和存储芯片的连接电路。•（2）写出每片RAM的地址范围。•（3）如果运行时发现不论往哪片RAM写入数据，以A000H为起始地址的存储芯片都有与其相同的数据，分析故障原因。•解：（1）8片8K×8位的RAM芯片，由于每片地址线直接接A12A11.....A0，故A15A14A13接128译码器CBA端，8片RAM字扩展，片选分别接Y7#...Y0#•（2）每片地址范围如下：•RAM00000H--1FFFHRAM12000H--3FFFHRAM24000H--5FFFHRAM36000H--7FFFH•RAM48000H--9FFFHRAM5A000H--BFFFHRAM2C000H--DFFFHRAM3E000H--FFFFH•（3）·原因：Y5#连接的芯片片选接地。后果是只能使用一半的RAMP228页5.2有一个64K×16位的存储器，由16K×1位的DRAM芯片（芯片内是128×128结构）构成，存储器读/写周期为500ns。（1）需要多少片DRAM芯片？（2）采用异步刷新方式，如果单元刷新间隔不超过2ms，则刷新信号周期是多少？（3）如果采用集中刷新方式，存储器刷新一遍最少需要多少时间？•解：•（1）设需要X片，则X=（64÷16）×（16÷1）=64，需要64片，采用字位扩展。•扩展方法：将64个芯片分成4个组，每个组16片，组内位扩展(16K×16位），组间字扩展（64K×16位）。•（2）由于芯片是128×128结构，存储器以行位单位进行刷新，且刷新间隔2ms，所异步刷新在2ms内需要刷新128次，则，刷新信号周期为2ms÷128=15.625μs•(3)采用集中刷新方式，则集中刷新128行，存储器存取周期500ns，则存储器全部刷新一遍需要500ns×128=64μsP228页：5.3某机字长16位，CPU地址总线18位，数据线16位，存储器按字编址，CPU的控制信号线有：MREQ#（存储器访问请求，低电平有效），R/W#（读写控制，低电平为写信号，高电平为读信号）。试问：（1）该机可以配备的最大主存容量为218×16=256K×16位。（2）该机主存采用64K×1位的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需（256K÷64K）×（16÷1）=64个芯片；若采用异步刷新方式，单元刷新间隔2ms，则刷新信号的周期为2ms÷128=15.625μs。（3）若该机配备2K×16位的Cache，每块8B，采用2路组相联映射方式，试写出对主存地址各个字段的划分（标出各个字段的位数）；若主存地址为462EH，则该地址可映射到Cache的哪一组？（4）若该机已有8K×16位的ROM存储器，地址处于存储器的最高端，现在再用若干个16K×8位的SRAM芯片形成128K×16位的RAM存储区域，其实地址为00000H，假设SRAM芯片有CS#和WE#信号控制端；试写出RAM和ROM的地址范围，并画出SRAM、ROM与CPU的连接图，标明SRAM芯片个数、译码器的输入输出线、地址线、数据线、控制线及其连接。解：（3）主存地址总位数256K=18位，每块大小8B，由于存储字长16位，所以8B=4×16，则块内地址2位；Cache共有2K÷4=29个块，由于是2路组相联，则共分29÷2=28个组，故组地址8位，则字块标记为18-8-2=8位。•8位8位2位•主存地址462EH=000100011000101110B，组地址为10001011B=139，即映射到Cache的第139组。主存字块标记组地址块内地址•（4）解：RAM总容量128K×16，SRAM芯片容量16K×8，故需要进行字位扩展，共需要（128K÷16K）×（16÷8）=16片，共分8个组，每个组2个芯片。组内位扩展，组间字扩展。•设ROM起始地址为X，因为最后一个单元地址为220-1，容量为8K=213故：（220-1）-X+1=213则，X=（2