微机原理与接口技术ppt 第3章 时序

同济大学电信学院第三章时序3.1概述3.28086/8088时序3.3PentiumCPU时序同济大学电信学院主要知识点掌握8086/8088的6个时序了解PentiumCPU的时序同济大学电信学院3.1概述一台计算机的运行都必须严格的按照一定的节拍有序的进行，这种定时关系称为时序。指令周期：CPU完成一条指令的执行所需要的时间。机器周期：CPU通过总线对外部存储器或I/O端口进行一次访问所需的时间。时钟周期：CPU工作时钟的周期，是时序中最小时间。同济大学电信学院等待周期TW：是在一个总线周期的T3和T4之间，CPU根据Ready信号来确定是否插入一个TW或几个TW。空闲周期Ti：是指在二个总线周期之间的时间间隔(总线处在空闲状态)。时钟周期(T)作为基本时间单位，它是CPU主频的倒数，如主频8MHz，一个T状态为125ns。一个内存总线周期通常由四个T组成，分别称为T1T2T3T4；一个I/O总线周期通常由五个T组成，分别称为T1T2T3TWT4；一个指令周期由一到几个总线周期组成。3.1概述同济大学电信学院典型的8086/8088总线周期序列一个总线周期至少由四个T状态（T1—T4）组成。T1：输出地址；T2、T3：传送数据。若存储器或外设速度慢，可插入等待周期Tw。若一个总线周期后不执行下一个总线周期，即总线上无数据传输操作，系统总线处于空闲状态，此时执行空闲周期。3.1概述同济大学电信学院3.28086/8088处理器时序最小模式下处理器时序（内存读写时序、I/O读写时序、总线请求响应时序）最大模式下处理器时序（内存读写时序、I/O读写时序、总线请求响应时序）中断响应周期时序系统复位时序同济大学电信学院8086/8088最小内存读时序同济大学电信学院8086/8088最小内存写时序同济大学电信学院8086/8088最小I/O读时序同济大学电信学院8086/8088最小I/O写时序同济大学电信学院8086/8088最大内存读时序同济大学电信学院8086/8088最大内存写时序同济大学电信学院8086/8088最大I/O读时序同济大学电信学院8086/8088最大I/O写时序同济大学电信学院8086/8088中断时序同济大学电信学院RESET是外部引入CPU的信号，高电平有效，脉冲宽度不低于4个时钟周期。每当RESET有效时，CPU便结束当前的操作，使系统回到初始状态，即：使所有的三态输出线被置成高阻状态，输出控制信号失效；除CS=FFFFH、IP=0000H以及指令队列和其他所有的寄存器被清零。CLKRESET输入三态门①内部RESET输出信号浮空无作用状态8086/8088复位时序同济大学电信学院Pentium时序基本概念：非流水线读---CPU发出一个内存地址及读命令，内存将数据送上数据线，CPU从数据线上读入后，再发出下一个内存地址及读命令，读取下一个数据。流水线读---CPU发出一个内存地址及读命令，内存将数据送上数据线，CPU发出下一个内存地址同时读入数据线上的数据。突发式读---CPU发出一个内存地址及读命令，内存将该地址后连续几个地址的数据送上数据线，CPU依次从数据线上读入。同济大学电信学院Pentium非流水线读内存时序同济大学电信学院Pentium非流水线写内存时序同济大学电信学院Pentium突发式读内存时序同济大学电信学院Pentium突发式写内存时序同济大学电信学院Pentium流水线读内存时序同济大学电信学院Pentium流水线写内存时序