3第三章 组合逻辑电路

1第三章组合逻辑电路3.1概述一、组合逻辑电路数字电路按逻辑功可分为两大类1.组合逻辑电路2.时序逻辑电路在组合逻辑电路中任意时刻的输出只取决于该时刻的输入，与电路原来的状态无关。S=ABCICO=(AB)CI+AB2二、逻辑功能的描述y1=f1(a1,a2,…an)y2=f2(a1,a2,…an)...ym=fm(a1,a2,…an)Y=F(A)逻辑图、函数式或真值表均能描述，这里用函数式说明：组合逻辑电路a1y1y2yma2an······3三、本章重点：1.组合逻辑电路的分析；2.组合逻辑电路的设计；3.常用电路；常用电路包括：1.编码器2.译码器3.数据选择器4.加法器5.数值比较器组合电路中的竞争—冒险现象不作为重点。43.2组合电路的分析方法和设计方法一、分析方法逻辑图函数式或真值表方法：逐级写出逻辑函数式。C=AB=AB右图电路Z1=ABZ2=AZ1=AABZ3=BZ1=BABS=Z2Z3=AABBAB5二设计方法逻辑功能逻辑图真值表例：交通信号灯故障检测电路。要求在非“只有一只灯亮”时给出出错信号。为求真值表，首先进行逻辑抽象。用R代表红、A代表黄、G代表绿；用‘1’表示灯亮，“0”表示灯灭；用Z表示输出，且“1”表示有故障。函数式解：1.真值表步骤：1.真值表2.函数式3.逻辑图6得到真值表：RAGZ000100100100011110001011110111112.函数式注意：在用门电路（即SSI）实现时要注意：第一，把函数式划成所用门要求的形式；第二，要把函数式划成最简。为此，要尽量使用卡诺图。11010110100R1111AGZ=RAG+RA+RG+AG得到函数式：GARGRAGARZ若用与非门：73.逻辑图：若用MSI来实现，要注意的问题待讲到具体电路时再介绍。83.3若干常用的组合逻辑电路一、编码器（ENCODOR)用二值代码表示具体事物。如：用0101表示十进制数5。编码器分为普通编码器和优先编码器。（一）普通编码器普通编码器任何时刻只允许一个输入有效。以3位二进制编码器的设计为例:注意这个名称编码：91.真值表2.函数式103.逻辑图特点：普通编码器为“或”逻辑关系。（二）优先编码器优先编码器允许多个输入信号同时有效。设计时所有输入信号已按优先顺序排队。如：74LS148是8—3线优先编码器。这次我们进行“分析”。11YEX=YSS代表无输入信号代表“有输入信号”S是“使能”信号低电平有效G1门是负逻辑非门SIIIIIIIIYS765432101213•编码器逻辑功能的扩展例：用两片74LS148接成16—4线优先编码器。这样连接可保证第(1)片的输入信号优先于第(2)片由于74LS148的输出无效时(S=1或无输入)，其三个输出均为“1”,故可用与非门将两片的相同输出端组合.由于使用与非门，输出变为原码最高位由YEX给出14二、译码器（一）二进制译码器译码：将输入的二值代码转换成对应的高、低电平信号。因此，它是编码的反操作。分类：•二进制译码器•二——十进制译码器•显示译码器特点：输入是一组二进制代码。例如：设计三位二进制译码器。第一步：真值表共有三个输入、八个输出。注意这个名称15将输出部分的0与1交换，即为低电平有效第二步：函数式每一个输出对应一个最小项。故有：Yi=mii=0…7若低电平有效，可表示为：Yi=mi第三步：逻辑图1674LS138简介：YI=mi如Y7=A2A1A0返回2017译码器功能的扩展：例如，用74LS138实现4—16线译码器。·很明显，要用2片74LS138·如果74LS138只有一个使能端S，则需要接入一个“1—2线译码器”。&D3F0F118（二）二—十进制译码器•功能：将输入的二—十进制码（BCD码）转换为代表0—9这十个数的电平信号。二—十进制码（BinaryCodedDecimal)多为四位码。常用代码见下表：8421码是用的最多的BCD码。偏权码无权码19二—十进制译码器74LS42逻辑图如下（8421码）：××110××××11010010110100A3A2A1A0真值表2320（三）译码器的应用•多路分配器•实现组合逻辑电路1.多路分配器功能：将一路输入信号按要求送到多个输出端中的一个。位置由控制信号决定以74LS138为例，它可作为1-8线分配器：当S1=1、S2=0时，令S3=I,A2A1A0=000则Y0=IIO0O1O2O3控制信号212.实现组合逻辑电路•将逻辑函数化成最小项之和；•当译码器低电平有效时，就选与非门；•当译码器高电平有效时，就选或门。例：用译码器实现下述逻辑函数式描述的组合逻辑电路。（允许使用必要的门电路。）原理：译码器可提供输入变量的全部最小项，因此可以用它实现任何逻辑函数（要加必要的门电路）。方法：22由于译码器输出低电平有效，故选用与非门由于是三变量逻辑函数，故选用3—8线译码器23（四）显示译码器1.七段字符显示器这种显示器可用多种发光器件构成。例如半导体发光二极管、液晶等。这里以发光二极管为例进行说明。半导体数码管BS201AD的外形图、等效电路：驱动电路共阳极接法共阴极接法VCCDRRTDVCC&驱动信号可由门电路提供：242.BCD—七段显示译码器•这里将其作为组合电路介绍它的设计方法：a段25该译码器称为四—七线译码器。26集成4-7线译码器7448简介灭零输入试灯可直接驱动共阴极数码管。熄灭输入/灭零输出输出端结构270.028三、数据选择器（一）工作原理从一组输入数据中选出某一个输出。也称为多路选择器、多路开关。输入输出位置由控制信号决定可称为4选1数据选择器29这次我们以4选1数据选择器为例进行分析。S1A1A0Y10××0100D10101D11110D12111D13我们分析上半部分：Y1=[D10(A1A0)+D11(A1A0)+D12(A1A0)+D13(A1A0)]S130（二）功能扩展•例如：用双4选1数据选择器构成8选1数据选择器。1.根据输入端个数决定使用4选1数据选择器个数M；2.再根据1款中的M值决定需用的译码器的种类—X-M线译码器（M=2X）；3.决定输出端使用那种门—使能端无效时输出全为低，则选用或门；使能端无效时输出全为高，则选用与门；本例M=2,X=1,输出选或门两个4选1数据选择器1-2线译码器d0d1d2d3d4d5d6d7Y11a0A1A0A2Y0S0D0D1D2D3S1D0D1D2D3Y0Y1Za1a0a131(三)应用•可用来设计组合逻辑电路例如用四选一数据选择器实现异或逻辑：Z=AB+ABAA1,BA0,ZY对比上两式得：D0=D3=0,D1=D2=1也可用真值表：A(A1)B(A0)ZY000D0011D1101D2110D3可见数据选择器地址端的个数等于能实现的逻辑函数包含变量的个数。D3A0A1BAZYD1D0D21S1.Z=AB+AB=A1A0+A1A01.Z=AB+AB=A1A0+A1A01.Z=AB+AB=A1A0+A1A02.Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3D3A0A1BAZYD1D0D2S32还可以实现变量数比地址端数大1的逻辑函数。例如，用4选1数据选择器实现交通灯判别电路。RAGZ00010010010001111000101111011111令R—A1,A—A0,Z—YYD0D1D2D3由右面的真值表可求出：D0=GD1=D2=GD3=1ARZG11A0A1SD0D1D2D3Y33若用公式法，要将Z写成包含变量R,A最小项的与—或式。D0D1D3Z=Y=(RA)G+(RA)G+(RA)G+(RA)·1D21011+011111110010四.加法器实现二进制数的加法运算。34（一）一位加法器1.半加器将两个一位二进制数相加，给出和数和进位。SCOABCI将三个一位二进制数相加，给出和数和进位。2.全加器35全加器的输出函数有多种形式，例如，在卡诺图中圈1：S=ABCIC0=AB+ACI+BCI36（二）多位加法器1.串行进位加法器特点：电路简单，但速度慢。2.超前进位加法器思路：将各位的CO均用输入的AiBi表示。S=ABCIC0=AB+ACI+BCICOi=AiBi+(Ai+Bi)CIiCIi=COi-1COi=AiBi+(Ai+Bi)COi-1递推下去就可将所有的COi和Si都表示成Ai和Bi的函数。37特点：电路复杂；速度快38（三）应用设计组合电路———用在加（减）某一常数的场合。例如：将8421-BCD码转换为余3码。分析：只要在8421码上加常数3即可。加上3--0011输入8421码输出余3码39Y(AB)=AB五、数值比较器（一）一位数值比较器功能：比较两个二进制数的大小。Y(AB)=ABY(A=B)=ABAB（二）多位数值比较器—4位a3a2a1a0b3b2b1b0从高位比起＋I(AB)若只比较四位，可使：I(AB)=0;I(A=B)=1;I(AB)=1。若增加附加输入端I(AB)、I(A=B)、I(AB)，则函数式将增加为：逻辑图40（三）逻辑功能的扩展例如：用CC14585构成8位数值比较器。显然，需要2片CC14585。用片（1）比较低4位；片（2）比较高4位。比较结果由片（2）输出。而高位比较器的扩展输入端只要和低位的相应输出端相连即可。当然也可令I(AB)=1。对于片（1），前面通过分析CC14585函数式已得出，只比较四位时应使I(AB)=0,I(A=B)=I(AB)=1。413.4组合逻辑电路中的竞争—冒险现象一、竞争—冒险现象及其成因本节研究的是：当输入信号发生变化而输出信号还没完全稳定下来这段时间里电路的行为。波形图说明：当门电路的两个输入信号同时向相反的逻辑电平跳变（一个由1变为0，另一个由0变为1）时，输出端有可能出现尖峰脉冲;当然，也可能不出现尖峰脉冲。定义：门电路的两个输入信号同时向相反的逻辑电平跳变（一个由1变为0，另一个由0变为1）的现象称为竞争。定义：由于竞争在电路输出端可能产生尖峰脉冲的现象叫竞争—冒险。二、检查竞争—冒险现象的方法原则：检查是否有这样的输出门，当电路的输入信号变化时，它的两个输入信号同时向相反的逻辑电平跳变。多数要借助计算机辅助分析以与门和或门为例：42以2-4线译码器为例它的四个输出门都是2输入的。在下面波形图给出的情况下，Y0和Y3端有尖峰脉冲出现。43在每次只有一个输入变量改变状态的情况下可通过逻辑函数式判别。上图：Y=AB+AC当B=C=1时，Y=A+A(1)G4门符合判断条件，当A由1变0时，有尖峰脉冲出现。上图：Y=(A+B)(B+C)当A=C=0时Y=B·B(2)G4门符合判断条件，当B由0变1时，有尖峰脉冲出现。式(1)、(2)可作为判别式使用44与—或式情况，用卡诺图判断更方便,如：11111010110100ABC例：Y=AC+BCD+AB11111011111101110010110100ABCD公共边原则：与项AB和AC在卡诺图上有公共边，定可化成Y=A+A的形式（当B=C=1时）。B=C=0(A+A)A=C=D=1(B+B)A=0,B=1,D=1(C+C)Y=AB+AC上图说明有三种情况会产生竞争—冒险。分别可化成A+A、C+C、B+B。45尖峰脉冲有时会造成电路的逻辑错误。这时，必须设法消除之。三、消除竞争—冒险的方法消除的方法有三种：接入滤波电容；引入选通脉冲；修改逻辑设计。1.接入滤波电容ViVoRCViVo一般在几十至几百皮法缺点：有用信号的边沿也变坏。C462.引入选通脉冲缺点：有用信号将变成脉冲信号。3.修改逻辑设计要点：增加冗余项。缺点：适用范围有限。Y=AB+AC+BCp本章完47题3.5设计一个代码转换电路，输入是4位二进制代码，输出为4位循环码。第1步：真值表B3B2B1B0G3G2G1G00000000000010001001000110011001001000110010101110110010101110100100011001