信号完整性培训1

高速数字系统设计中的信号完整性安琪中国科学技术大学快电子学实验室2005年4月8日中国科大快电子学安琪2第一讲几个基本概念电源与地系统中国科大快电子学安琪3一.几个基本概念信号完整性（SignalIntegrity）膝频率fKnee与上升时间tr集总系统与分布系统传输线与阻抗匹配中国科大快电子学安琪4信号完整性（SignalIntegrity）中国科大快电子学安琪5一.数字信号1.理想的数字信号（二值函数）“0”电平“1”电平t0t1“0”电平“1”电平t0t11010)(ttttV其它时间数学模型2：数学模型1：“0”电平“1”电平t0t1t3t2“0”电平“1”电平t0t1t3t203100213230)(1)()(tttttttttttttttttttVrf理想数字信号波形–数学模型2理想数字信号波形–数学模型1式中：tr=t1-t0,tf=t3–t2中国科大快电子学安琪62.实际的数字信号上升时间（tr）:数字信号上升沿中对应满幅度电压的10%~90%处的时间间隔。下降时间（tf）:数字信号下降沿中对应满幅度电压的90%~10%处的时间间隔。参数定义：中国科大快电子学安琪7参数定义：trtf10%90%VHminVLmaxVth50%trtf10%90%VHminVLmaxVth50%上冲（Overshoot）上冲又被称为过冲。顾名思义，它指的是沿着信号边沿的跳变方向，信号波形中超出稳定的“1”或“0”状态电平的部分。对于上升沿，这应是从“0”到“1”的跳变，在高电平处高于逻辑电平“1”稳定电压值的部分。对于下降沿，这应是从“1”到“0”的跳变，在低电平处低于逻辑电平“0”电压稳定值的部分。下冲（Undershoot）下冲又被称为反冲。它指的是信号在过冲后，又沿着跳变方向的反方向，信号波形越过稳定的“1”或“0”状态电平的部分。对于上升沿，即：从“0”到“1”的跳变，信号上冲后，反过来又低于逻辑电平“1”的稳定电压值的部分。对于下降沿，即：从“1”到“0”的跳变，信号过冲后，反过来又高于逻辑电平“0”的电压稳定值的部分。振铃（Ring）信号发生连续多次的上冲和下冲，所形成的震荡。一般其振幅应是一次比一次小，逐渐趋于零。中国科大快电子学安琪8噪声容限：（NoiseMargin）噪声容限是量度逻辑电路在最坏工作条件下的抗干扰能力的直流电压指标,它规定了数字电路在稳定状态时允许的最大噪声。该参数定义为:最差输入逻辑电平值(VIHmin或VILmax)与在这种输入条件下所能保证的最差输出逻辑电平值(VOHmin或VOLmax)之差,即:maxmaxminminOLILLIHOHHVVNMVVNM这里有两个噪声容限定义：NMH表示高电平状态时的噪声容限,NML表示低电平状态时的噪声容限。10%90%VHminVLmaxVth50%10%90%VHminVLmaxVth50%trtf中国科大快电子学安琪9二.信号完整性信号完整性涉及到两个方面：信号波形的完整性和时序的完整性。信号波形的完整性：经常提及的术语是上述的五个基本概念，这就是：信号的上升时间（tr）和下降时间（tf），波形的上冲（Overshoot），下冲（Undershoot）和振铃（Ring）。以及接收端的信号还存在多大的噪声容限（NoiseMargin)。信号完整性讨论是为了确保可信的高速数据传输。在高速数字系统设计时，人们经常会问到这样的问题：传输到目的地的信号是否如同人们所预期的那样？或者说：当信号到达时是否处于良好的状态？中国科大快电子学安琪10时序的完整性时序完整性主要关注的是同步时序方程是否能满足。经常涉及到是时序偏差（Skew）和抖动(Jitter)的概念。jitterskewsetupflightvalidCLKCLKtttT(max)(max)1jitterskewholdflightvalidCLKCLKttt(max)(min)(min)建立方程：保持方程：中国科大快电子学安琪11时序偏差时序信号的理想“沿变”和实际上的“沿变”之差。在实际系统中，造成时序信号的“沿变”与理想“沿变”存在着差别的一个主要原因是因为逻辑器件的信号传输延迟时间上存在着差别。因此，人们也常直观地将时序偏差定义为器件输出时序信号的传输延迟之差。InOut1Out2InOut1Out2中国科大快电子学安琪12两类时序偏差InOut负载IntrinsicSkewEntrinsicSkew连线Clock_Out从更广义的角度出发，由于器件之间连线延迟的不同，或者负载条件的不同，都有可能引起时序信号的实际“沿变”与理想的“沿变”不同。因此可以将时序偏差分为两类：内部时序偏差（IntrinsicSkew）：由逻辑器件内部产生的，表现为逻辑器件输出之间信号延迟上的差别。外部时序偏差（ExtrinsicSkew）：由于连线延迟和负载条件不同引起的延迟差别。中国科大快电子学安琪13时序抖动当实际信号的边沿与理想时序边沿的偏离由于受某种因素（如噪声、串扰、电源电压变化等）不断发生变化时，而且这种变化是随机的，这种现象就是我们常说的时序抖动，或者说时序晃动。这种偏离相对于理想位置可能是超前，也可能是滞后的，时序抖动的数值表示通常有两种：时钟抖动的最大值，即：峰-峰值（Peak-Peak），单位一般为皮秒，常用ps来表示。时钟抖动的均方根值，即所谓的标准方差（），单位一般也为皮秒（ps）。数字信号的边沿抖动，对系统的影响可以认为是一种动态行为，或者说其影响是随机的，对系统性能破坏更大，尤其是时钟信号的抖动，常常是制约高速数字系统性能的根本因素。中国科大快电子学安琪14时间容限（TimingMargin）jitterskewsetupflightvalidCLKCLKtttT(max)(max)1jitterskewholdflightvalidCLKCLKttt(max)(min)(min)建立方程：保持方程：所有项目都考虑为最差情况，即考虑了时间容限，但然，也有为了更为保险，可以再加一些时间容限，但在当前的高速电路，增加时间容限也是要付出代价的中国科大快电子学安琪15影响信号完整性的主要因素信号在传输线上的反射信号在传输过程中的串扰噪声（电源噪声，热噪声，地反弹噪声等）电磁辐射中国科大快电子学安琪16要点在高速数字系统设计时，实际的数字波形必须考虑。既：要保持信号的完整性。信号完整性涉及到两个方面：波形完整性和时序完整性。波形完整性要素：上升和下降时间上冲和下冲振铃噪声容限占空比时序完整性要素：同步时序方程时序偏差时序噪声时间容限中国科大快电子学安琪17膝频率（fKnee）与上升时间（tr）中国科大快电子学安琪18考虑两个极端情况：12101.一个频率为的正弦波波形变化一个周期需要3万年。若输入到TTL电路，其输出电压每天变化不到1V。任何一个包含这样低频率的半导体器件的试验都会以失败而告终。在这样长的时间尺度来看，集成电路只是一小块氧化硅。2.一个频率为的正弦波信号周期为1ps，数字电路根本无法响应这个频率的信号。一些电路参数发生变化。如地线的电阻由于趋肤效应由0.01（1KHz）变为1，并且还获得50的感应电抗。1210电路元件的参数是对频率敏感的，在不同的频率范围内会表现出来不同的特性。任何一种电参数，其数值仅在一定的频率范围内有效。中国科大快电子学安琪19到底多高的频率会影响到高速数字电路的设计呢？中国科大快电子学安琪20膝频率（FKnee）DQ/QCPFclockRandom“1”or“0”时钟信号的上升、下降时间为时钟周期的1%。D触发器输出数字信号的特征与输入时钟类似。一个实验中国科大快电子学安琪21频谱分析从频率Fclcok到频率Fknee，整个输出功率密度谱呈-20dB/decade的斜率下降。在Fknee处附近，谱密度曲线开始快速下降。拐点频率Fknee的功率谱密度比正常下降曲线低6.8dB。输出信号的能量主要集中在低于拐点频率Fknee的频率范围内。将膝频率Fknee频看作为数字信号的频率成分上限。DQ/QCPFclockRandom“1”or“0”谱分析中国科大快电子学安琪22膝频率与上升时间任何电路若对膝频率FKnee及其以下频率有平坦的响应曲线的话，那么信号通过此电路不会失真。数字电路对高于其FKnee以上的输入频率成分的响应不会影响到对正常的对应于低于FKnee的数字信号的处理。rKneetF5.0任何数字信号的膝频率只与数字信号的上升（tr）和下降沿时间（tf）有关，而与时钟速率无关。两个重要结论：容易看出，上升沿时间越小，膝频率越大，上升沿时间越大，膝频率越小。任何数字信号重要的时域特性基本上都是由FKnee频率以及其以下的频率成分所决定。中国科大快电子学安琪23集总系统与分布系统中国科大快电子学安琪24一.信号传输的四种电性等效模型全波模型分布模型（离散模型）集总模型直流模型中国科大快电子学安琪251.全波模型理论：“麦克斯威方程组”。假设电磁波在一个无限大的平面上行进：电场指向x方向；磁场指向y方向；整个电磁场往z方向行进。传播速度：光速，阻抗：电场对磁场的比值，在自由空间里为377。当平面波遇到一个高传导物体时，传播方向会随即发生变化。如果适当地调整传播的物体，则平面波可以被导入到一个传输线里，这个我们称为“全波模型”。选择“边界条件”用以代表实际物体的几何结构以及所使用的材料，来求解全波模型的麦克斯威方程组。即使非常简单的结构体，方程组也很难解出。中国科大快电子学安琪262.分布系统简化数学模型：用“电容”来描述电能用“电感”来表示磁能，用“电阻”来代表转换为热的能量损耗。这些元件被定义成没有实际尺寸，由无损和无延迟的导线将它们连接起来。有了这些电路元件就不再需要麦克斯威方程组和边界条件，利用这些电路元件就可以来描述一个所谓的理想传输线的结构。分布模型（离散模型）示意图基本的传输线结构如图所示，理想上，它是由无限多的RLC网络所组成的，然而，为了计算的目的（特别是为了时域的计算方便），我们通常选择有限个RLC网络来代表。其基本的假设是每个RLC网络的延迟时间远小于信号的波长或者上升时间。需要提醒的是，这种传输线模型仍然是用集总的元件来描述系统的，只不过这些元件是分布在整个系统中，并且是足够小。以至于每个RLC网络的延迟时间远小于信号的波长或者上升时间。我们称这种传输线模型为“分布模型”。在分布模型”中，我们使用了许多分布元件来描述电波传输的性能。中国科大快电子学安琪273.集总系统如果传输线的整体传输延迟时间较信号的上升时间来的短的话，则只需要一个RLC网络或是RC网络就可以代表整个电磁波的性能，我们称它为“集总模型”。在集总模型的环境里，电磁波的波长会远大于电路的物理尺寸，所以，可以将分布的一些小的电路元件集总起来就可以精确地描述电磁波的性能。集总模型直流模型最后，当电路进入“直流模型”的环境时，只需一个电阻或者一个零延迟时间的导线就足以代表电磁波的性能。4.直流系统中国科大快电子学安琪28四种电性等效系统四种电性等效模型的分类与电磁波的波长（或信号的上升时间）相关，也与系统的几何尺寸相关。几何结构尺寸越小者越不容易进入“分布模型”领域，而尺寸越大者，例如印刷电路板，只要信号的上升时间小于10ns就会进入“分布模型”领域。而尺寸小者如芯片，上升时间低于0.2ns以内才会进入“分布模型”领域。中国科大快电子学安琪29二.集总系统与分布系统一个导体系统（主要指无源网络），若系统的物理尺寸足够小，以至于当信号输入时，其上所有点同时达到相同的电位，则该系统被称为集中系统（LumpedSystem）。反之，则称为分布系统（DistributedSystem）。图中右侧1英寸连线的例子表明：对于同样