集成触发器(精)

集成触发器概述基本RS触发器几种时钟触发器的逻辑功能触发器的选择和使用第4章集成触发器集成触发器本章教学基本要求：掌握RS触发器、JK触发器、D触发器的逻辑功能了解触发器的主要参数熟悉RS触发器、JK触发器、D触发器的电路结构、工作原理和触发方式本章教学基本要求集成触发器概述在数字电路系统中，经常采用触发器以及由它们与各种门电路一起组成的时序逻辑电路。时序逻辑电路的特点是：输出状态不仅取决于当时的输入信号状态，而且还与原输出状态有关。电路结构上存在反馈，使时序逻辑电路具有记忆功能，即在输入信号作用撤消后，能保持在输入信号作用时所具有的输出状态。集成触发器触发器的分类方法有三种：按有无动作的统一时间节拍（时钟脉冲）来分:有基本触发器（无时钟触发器）和时钟触发器。按电路的结构来分:有主从触发器、维持阻塞触发器、边沿触发器和主从型边沿触发器等。按逻辑功能来分:有RS触发器、D触发器、JK触发器、T触发器、T’触发器。集成触发器有两个稳定状态(简称稳态):用来表示逻辑0和1。在输入信号作用下，触发器的两个稳定状态可相互转换(称为状态的翻转)。输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。一个触发器可存储1位二进制数码触发器的基本特性集成触发器一、电路结构：由两个与非门构成,两个输出端,一个为Q,一个为.正常情况下,两个输出端是逻辑互补的,即一个为0,一个为1。两个输入输。“R”、“S”上面的非线,表示这种触发器输入信号为低电平有效.Q4.1基本RS触发器集成触发器二.基本工作原理1、有两个稳定的状态当Q=1时,G1输入端全为1,则G1输出为0,G2输入端有0,则G2输出端为1。当输入端全为1时,输出端不变1SR1111010规定：以Q输出端的状态为触发器的状态集成触发器当Q=0时,G1输入端有0,则G1输出端为1,G2输入端全为1,则G2输出端为0110010当输入端全为1时,输出端不变1、有两个稳定的状态1SR集成触发器2、在低电平信号作用下,触发器可以从一个稳态转换到另一个稳态G1输入有0,则G1输出端为1,G2输入全为1,则Q=0.Q由1变为0置0端011110Q=1R=0S=1集成触发器G2输入有0,则Q=1,G1输入全为1,则G1输出端为0Q由0变为1置1端10012、在低电平信号作用下,触发器可以从一个稳态转换到另一个稳态0SQ=01R=集成触发器3、失效的状态正常情况下,两上输出端逻辑互补,但此时为非正常状态,不能使用该输入信号。0011集成触发器一、当电路进入新的稳定状态后，即使撤销了输入信号，触发器翻转后的状态也能够稳定的保持。二、端称为置0端：从1态换0态必须使端称为置1端：从0态换1态，必须使RSR=0S=1R=1S=0特点：集成触发器三.逻辑功能的表示方法(1)真值表输入信号输出状态Q功能说明11100100不变0110不定保持置0置1失效RSQ与非门组成的基本RS触发器的真值表集成触发器(2)用逻辑符号图表示(3)用时序图(波形图)表示10111110000011111111000111不定集成触发器(4)或非门构成的基本RS触发器电路结构:输入端为高电平有效.集成触发器逻辑功能的表示方法输入信号SR输出状态Q功能说明00011011不变0110不定保持置0置1失效Q或非门组成的基本RS触发器的真值表演示演示演示演示集成触发器与非门和或非门基本RS触发器组成的真值表输入输出功能说明1100100101100011不变0110不定保持置0置1失效RSQQRS输入端各自取反,其真值表相同.集成触发器例：用RS触发器构成无抖动开关在机械开关扳动或按动过程中,一般都存在接触抖动,在几十毫秒的时间里连续产生多个脉冲,如图(a)、(b)所示。这在数字系统中会造成电路的误动作。为了克服电压抖动，可在电源和输出端之间接入一个基本RS触发器，在开关动作时，使输出产生一次性的阶跃，如图（c）、（d）所示，这种无抖动开头称为逻辑开关。若将开关S来回扳动一次，即可在输出端Q得到无抖动的负的单拍脉冲。如图（c）输出端的波形。集成触发器四.基本RS触发器的优缺点优点缺点电路简单，是构成各种触发器的基础。(1).输出受输入信号直接控制，不能定时控制。(2).有约束条件。集成触发器4.2几种时钟触发器的逻辑功能基本RS触发器属于异步式或称为无时钟触发器，动作特点是当输入的置0或置1信号一出现，输出状态就可能随之而发生变化。触发器状态的转换没有一个统一的节拍.在使用触发器时,往往要求按一定的节拍动作。这种触发器有两种输入端：一种是决定其输出状态的数据信号输入端（如RS触发器的置0、置1端R和S），另一种是决定其动作时间的时钟脉冲（ClockPulse），简称CP输入端。具有时钟脉冲输入端的触发器称为时钟触发器。集成触发器现态指触发器在输入信号变化前的状态，用Qn表示。次态指触发器在输入信号变化后的状态，用Qn+1表示。触发器的现态和次态的表示集成触发器同步RS触发器1、电路组成及逻辑符号它是由基本RS触发器和用来引入R、S及时钟脉冲CP的两个与非门而构成，如图所示。集成触发器时钟触发器逻辑功能的表示方法除使用真值表（特性表）、符号图、时序图（波形图）以外，还用特性方法、状态转换图（或转换表）来表示。2.逻辑功能分析分析电路可知，在CP=0期间，触发器不动作。在CP=1期间，R和S端的信号经倒相后被引导到基本RS触发器的输入端端和端。在CP作用下，新状态是输入信号R和S及原状态的函数，即=F(R,S,)1SR1nQ1nQRSnQnQ01111输入端全为1的基本RS触发器输入状态保持不变.集成触发器(1)真值表同步RS触发器的真值表如表所示。其功能与基本RS触发器相同，但只能在CP=1到来时状态才能翻转。输入SR初态次态功能说明00000101保持01010100置010100111置1111101不定不定不定nQ1nQ1nQ同步RS触发器的真值表演示演示演示演示集成触发器是指不允许将R和S同时取为1，所以称为约束条件。（3）状态转换图将触发器两个稳态0和1用两个圆圈表示，用箭头表示由现态到次态的转换方向，在箭头旁边用文字符号及其相应信号表示实现转换所必备的输入条件，这种图称为状态转换图。(2)卡诺图与特性方程01RSQRSQnn（约束条件）将作为输出变量,把S、R和作为输入变量填入卡诺图，经化简得特性方程1nQnQ集成触发器3、同步RS触发器的空翻问题给时序逻辑电路加时钟脉冲的目的是统一电路动作的节拍。对触发器而言，在一个时钟脉冲作用下，要求触发器的状态只能翻转一次。而同步RS触发器在一个时钟脉冲作用下，触发器的状态可能发生两次或两次以上的翻转，这种现象称为空翻。出现空翻现象有以下两种情况：（1）在CP=1期间，如果输入端的信号R和S再有变化，可能引起输出端Q翻转两次或两次以上。如图所示，保证在CP=1期间只变化一次，则要求在CP=1期间不允许R和S的输入信号发生变化。集成触发器01010001111（2）当同步RS触发器接成计数状态时，容易发生空翻。设Q=0，当CP=1脉冲到来时，G4输出0，G2输出1，Q由0变为1。如果CP=1继续保持，G3输出0，引起由0变以1，而Q由1变以0。此时出现空翻。Q集成触发器主从CMOS边沿D触发器1、电路结构及符号包含主触发器和从触发器两大部分及其控制门，传输门由两个互补的信号C和非C控制。D为数据输入端，Q和非Q为输出端。SD、RD为异步直接置位（置1）和复位（置0）端。主从CMOS边沿D触发器所谓异步是复位和置位时不受时钟脉冲CP的控制。集成触发器2、工作原理和逻辑功能分析（1）异步复位和置位功能无论CP处于何种状态SD=1，RD=0SD=0，RD=1只有RD=SD=0时，才能使CP、D产生逻辑功能。两个输出端和SD、RD构成或非门基本RS触发器。1QQ=0Q=0Q=1集成触发器（2）D和CP的触发作用分析RD=SD=0时，D触发器的工作情况。CP=0时，C=0，TG1、TG4导通，TG2、TG3截止，主、从触发器之间由TG3隔离，使信号锁存于主触发器；从触发器通过TG4闭环反馈自锁，保持原来Q的状态。RD=SD=0时，1nnQQ集成触发器CP=1时，C=1，TG1、TG4截止，TG2、TG3导通，输入通道被封锁，主触发器通过TG2保持CP上升沿到来前的一瞬间所接收的D信号，而从触发器Q的状态根据Z1的状态变化而变化。它具有边沿触发器的特性，故称为主从型边沿D触发器。主从触发器由互补的时钟脉冲分别控制两部分。集成触发器3、D触发器逻辑功能的表示D触发器具有置0，置1的功能。110011nnQDQDDQn1特性方程当CP上升沿触发集成触发器D触发器的真值表和状态转换图D说明000100置0110111置1nQ1nQ集成触发器维持阻塞边沿D触发器1、电路结构和逻辑符号集成触发器各组成部分的功能输入端D,为异步置位端，为异步复位端。作用是人为地置1或置0，连线1，2，3，4分别称为置0维持线，阻塞置1线，置1维持线和阻塞置0线。DSDR集成触发器SD=RD=1，D=0，CP=0时，G3、G4、G6输出1，G5输出0，，Q保持不变。1RSSD=RD=1，D=0，CP=1时，G4输出为0，，G6不变，G3，G5组成的基本RS触发器输入全为1，输出保持不变，。G1、G2组成的RS触发器置0。0R1SD=0时维持阻塞D触发器工作原理集成触发器SD=RD=1，D=1，CP=0时，G3、G4输出1，G6输出0，G5输出1。SD=RD=1，D=1，CP=1时，G3输出0，Q置1。线1、2的作用保证D=0时，在CP上升沿瞬间使触发器置0。线3、4的作用保证D=1时，在CP上升沿瞬间使触发器置1。这样的触发器具有抗干扰能力、工作稳定可靠。集成触发器例已知维持阻塞边沿D触发器输入CP和D信号的波形（已知），如图所示，试画出输出端Q和的波形。1DDSRQ集成触发器负边沿JK触发器负边沿触发器输出状态是根据CP下降沿到达瞬间输入信号的状态来决定的。而在CP变化前后，输入信号状态变化对触发器状态都不产生影响。1、电路结构集成触发器2、工作原理和逻辑功能分析设1,0,1QQRSDD2、CP=1时，门BB’被解除封锁，基本RS触发器的状态可以通过B，B’继续保持状态不变，这时各门输出函数式为11,'''''nnnnnnnnnnnnnnnnnnBQBQAPQJQQJQAPQKQQKQQABJQQQQABKQQQ无论J、K如何改变，输出均不改变。1、CP=0时，B、B’、G3、G4同时被CP封锁，P=P’=1,门A、A’是打开的，基本RS触发器通过A、A’的反馈互锁保持不变。QQ集成触发器3、CP的上升沿和下降沿的瞬间电路工作状态的变化。（1）CP由0到1的上升沿到来瞬间，G3、G4延时，B,B’先打开，先有然后出现。此时与CP=1时情况相同，J、K不起作用。nnQBQB',nnQKAQJA',nnnnQQQQ11,nnnnnnnnnnnnnnnnnnQQQKBAQQQQJBAQQKQKQQPAQKQQJQPAQBQB''''',11集成触发器（2）在CP由1到0的下降沿瞬间，G3、G4的延迟，B=B’=0，P、P’要保持一个tpd的延迟，此时，A，A’与或非门构成基本RS触发器，此时代入同步RS触发器的特性方程式，得到nnKQpQJP',nnKQRPQJSP',nnnnnnnQKQJQKQQJQRSQ1此后，门G3、G4被CP=0封锁，P=P’=1，触发器状态Q不再受JK触发器信号变化的影响。000由此可知，该触发器只有在CP下降沿的时刻，才能使输出Q发生变化，具有边沿触发的特点。集成触发器4、由特性方程所得的真值表JK触发器的真值表CPJK功能说明0000