搜索
芯片与其他部件的联系全靠在引脚上传送信息，这些信息可能自芯片向外输出，也可能从外部输入到芯片，还可能是双向的。指控制引脚使用有效时的逻辑电平。低电平有效的引脚名字上面加有一条横线，引脚名字上无横线者为高电平有效。另有一些引脚高、低电平均有效，分别表示不同的状态或数值。还有些引脚信号为边沿有效。2.38086/8088的引脚信号及工作模式芯片引脚特性描述信号引脚功能信号的有效电平信号流向引脚复用三态能力引脚信号的定义一个引脚具有两种或两种以上的功能，可以减少引脚的数量。“三态”能力是指有些引脚除了能正常输出或输入高、低电平外，还能输出高阻状态。当它输出高阻状态时，表示芯片实际上已放弃了对该引脚的控制，使之“浮空”。这样，与总线相连接的其它设备就可以获得对总线的控制权，系统转为接受总线的设备控制下工作。•40条引脚，双列直插式封装•采用分时复用地址/数据总线•两种模式：最大模式、最小模式•最大模式：两个或多个微处理器（多微处理器模式），一个主处理器为8086CPU，另外的处理器可以是浮点数协助处理器8087或I/O处理器8089。•最小模式：只有8086CPU一个微处理器（单处理器模式）。2.38086/8088的引脚信号及工作模式思考：如何选择两种工作模式？思考：何时传输地址，何时传输数据？14039383736353433323130292827262524232221201918171615141312111098765432AD0AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD14GNDNMIINTRCLKGNDRESETREADYTESTINTA(QS1)ALE(QS0)DEN(S0)DT/R(S1)M/IO(S2)WR(LOCK)HLDA(RQ/GT1)RDMN/MXBHE/S7A19/S6A18/S5A17/S4A16/S3HOLD(RQ/GT0)AD15VCC(5V)808614039383736353433323130292827262524232221201918171615141312111098765432AD0A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1A14GNDNMIINTRCLKGNDRESETREADYTESTINTA(QS1)ALE(QS0)DEN(S0)DT/R(S1)M/IO(S2)WR(LOCK)HLDA(RQ/GT1)RDMN/MXSS0(HIGH)A19/S6A18/S5A17/S4A16/S3HOLD(RQ/GT0)A15VCC(5V)80882.38086/8088的引脚信号及工作模式8086有40个引脚，其中第33（最小/最大模式）脚很关键，它是一条输入线，可以加高电平，也可以加低电平，由该线所加电平的高或低电平决定24-31引脚的功能（24-31引脚括号内为最大模式功能）其他引脚不受第33引脚的影响，我们把这部分引脚称为一般引脚。2.2.18086CPU的引脚及其功能8086CPU的引脚线按照功能分为3类。2.38086/8088的引脚信号及工作模式数据引脚线地址引脚线8086CPU引脚分类控制引脚线1.地址、数据引脚线AD0～AD15：分时复用的地址数据引脚线，双向、三态。T1期间作地址线A15～A0用，输出存储单元低16位地址。T2～T3期间作数据线D15～D0用，双向。写操作为T2～T3；读操作为T3，T2处于悬空状态；CPU响应中断及系统总线处理“保持响应”状态时，AD0～AD15处于悬空状态。2.38086/8088的引脚信号及工作模式返回S5：表示中断允许标志状态。S5＝1表示中断允许标志IF＝1，允许可屏蔽中断请求；S5＝0表示IF＝0，禁止可屏蔽中断请求。S6：指示8086当前是否与总线相连。S6＝0表示8086连在总线上。A19/S6～A16/S3：分时复用，输出引脚。T1期间，作为20位地址线的高4位A19～A16。T2～T4期间作为S6～S3状态线用。2.38086/8088的引脚信号及工作模式S4和S3状态组合与当前段的关系表S4S3当前使用的段寄存器00ES段寄存器01SS段寄存器10存储器寻址时为CS段寄存器，I/O端口则不需要11DS段寄存器2.控制引脚线CPU在进行具体操作时所发出的控制信号，CPU的操作不同，使用的引脚线也各不相同。2.38086/8088的引脚信号及工作模式启动复位和时钟信号操作类型最小/最大方式的读/写操作总线请求和响应操作中断请求和响应操作控制数据和地址信息传送操作CPU等待检测操作及其他信号复位条件：至少保持4个时钟周期的高电平复位处理：除CS=FFFFH外，包括IP在内的其余寄存器和指令流队列的值均为0。复位结果：从FFFF:0000H处开始执行程序。一般放置一条转移指令转到程序真正的入口地址。2.38086/8088的引脚信号及工作模式启动复位和时钟信号RESET复位信号CLK时钟输入信号提供了CPU和总线控制的基本定时脉冲。寄存器状态标志Reg清除CSFFFFHIP、DS、ES、SS0000H指令流队列清除返回2.38086/8088的引脚信号及工作模式最小方式的读/写操作信号选择信号M/IO读信号RD写信号WR高电平:CPU当前访问存储器低电平:当前CPU访问I/O端口表示CPU正在对存储器或I/O端口进行读操作表示CPU当前正在对存储器或I/O端口进行写操作M/IORDWR8086/8088CPU读写操作信号对照表具体操作110写存储器101读存储器010写外设001读外设2.38086/8088的引脚信号及工作模式返回2.38086/8088的引脚信号及工作模式总线请求和响应操作信号HOLD总线保持请求信号HLDA总线保持响应信号HOLD=1，有总线请求；HOLD=0，无总线请求。当HOLD=1时，HLDA=1；表示CPU让出总线使用权。返回HOLD和HDLA一对联络信号的应答关系中断响应信号：CPU对中断请求信号INTR的响应。目的为了获取中断类型码。INTA2.38086/8088的引脚信号及工作模式中断请求和响应操作信号非屏蔽中断（NMI），上升沿有效。可屏蔽中断（INTR和中断响应信号）不受中断允许标志IF的控制，也不能用软件进行屏蔽。INTA返回当INTR=1，并且中断允许标志位IF=1时，则CPU在当前指令周期结束后，转入中断响应周期。2.38086/8088的引脚信号及工作模式控制信息传送操作的相关控制信号ALE地址锁存允许信号在任何一个总线周期T1状态，表示当前地址/数据复用总线上输出是地址信息，下降沿将地址信息锁存到锁存器。数据允许信号DEN数据发送/接收控制信号DT/RCPU控制8286/8287等数据总线收发器的选通信号。有效时间：存储器访问、I/O访问、中断响应周期作用：控制8286/8287的数据传送方向。=1时，发送；=0时，接收。DT/RDT/R返回2.38086/8088的引脚信号及工作模式等待检测操作信号高电平：CPU继续空转等待；低电平：退出等待，执行下一条指令。READY准备就绪信号测试信号TEST作用：使CPU和低速的存储器或I/O设备之间实现速度匹配。READY=1：按正常时序进行读、写操作，不插入TW；READY=0：在T3和T4之间自动插入一个或几个TW。3.VCC、GND（电源、地）：输入。8086VCC接入的电压为+5V±10%。GND有两条（1引脚和20引脚），一个是电源接地，一个是信号接地。通常两者电位相同，特殊使用时有差异。2.38086/8088的引脚信号及工作模式其他信号BHE/S7高8位数据总线允许/状态复用引脚：8086存储体选择信号，低电平表示高8位数据总线有效。8086有16根数据线，与地址线A15～A0分时复用，而8088只有8根数据线与地址线AD7～AD0分时复用。8086与8088CPU引脚28信号相反M/IO,IO/M)引脚34信号，功能与8086稍有不同。外部引脚的区别8086有总线高位有效信号，一次可读写8位或16位数据；而8088读写16位的数据需要两次访问存储器或端口。2.38086/8088的引脚信号及工作模式8086与8088CPU区别：2.38086/8088的引脚信号及工作模式内部结构的区别8086的总线接口部件BIU中有一个6字节的指令队列。当指令队列有2个字节空余时，BIU自动取指令到指令队列。8088CPU中只有一个4字节的指令队列。当8088指令队列有1个字节的空余时，BIU自动取指令到指令队列。接地(低电平)：CPU工作于最大模式。双功能引脚：不同模式下有不同的名称和定义8个(24～31)引脚。一般引脚：除双功能引脚外的其他引脚功能同最小模式下的定义和功能。MN/MX8086/8088CPU最大模式引脚2.38086/8088的引脚信号及工作模式•(1)总线周期状态信号(输出、三态)。•作用：在最大模式下，组合起来指出当前总线周期所进行的操作类型。2.38086/8088的引脚信号及工作模式控制信号操作过程000发中断响应信号001读I/O端口010写I/O端口011暂停100取指令101读内存110写内存111无源状态2s1s0sINTAIORCIOWCAIOWCMRDCMRDCMWTCAMWC012s,s,s•(2)•总线请求信号/总线请求允许信号(输入/输出)•方向：双向•有效电平：低电平•作用：最大模式系统中8086/8088CPU和其它协处理器交换总线使用权的联络控制信号。•两个信号类型相同，表示可同时连接两个协处理器，其中优先级较高。0RQ/GT1RQ/GT2.38086/8088的引脚信号及工作模式0RQ/GT(3)总线封锁信号(输出、三态)低电平：CPU不允许其它总线主模块占用总线，该信号由指令前缀LOCK产生。高电平：撤消总线封锁。8086CPU处于2个中断响应周期期间自动变为低电平，以防止其它总线主模块在中断响应过程中占有总线而使一个完整的中断响应过程被间断。LOCK2.38086/8088的引脚信号及工作模式(4)QS1，QS0指令队列状态信号指示CPU内的指令队列的当前状态，以使外部(主要是协处理器)对CPU内指令队列的动作进行跟踪。QS1，QS0的组合和对应的含义QSlQS0队列操作00无操作01队列中操作码的第一个字节10队列空11队列中非第一个操作码字节2.38086/8088的引脚信号及工作模式最大模式下，增加了8288总线控制器。8288对CPU发出的控制信号进行变换和组合，获得对存储器和I/O端口的读/写信号及对锁存器和总线收发器的控制信号。•8288引脚如图所示：图2-118288与8086CPU的连接图状态译码器控制电路命令信号发生器控制信号发生器S2S1S0CLKIOBCENAENALEMCE/PDENDENDT/RINTAAIOWCIORCAMWCMWTCMRDC状态信号（来自CPU）控制输入总线命令信号系统控制命令IOWC与CPU相连，接收状态信息，确定当前CPU要执行的操作，发出相应的命令信号。接收时钟发生器的CLK信号，使8288与CPU及系统中的其它部件同步。I/O端口读命令低电平：将所选中端口中的数据读到数据总线上。相当于最小模式中由CPU发出的控制信号和为低电平的组合。INTAIORCRDM/IO中断响应信号，送往发出中断请求的接口。：I/O端口写命令。有效时，把数据总线上的数据写入被选中的端口中。它相当于最小模式系统中由CPU发出的控制信号有效和为低电平的组合。：存储器读命令。有效时，被选中的存储单元把数据送到数据总线。它相当于最小模式系统中由CPU发出的控制信号有效和为高电平的组合。：存储器写命令。有效时，把数据总线上的数据写入被选中的存储单元中。它相当于最小模式系统中由CPU发出的控制信号有效和为高电平的组合。IOWCMRDCMWTCWRM/IORDM/IOWRM/IO:提前的存储器写命令，其功能与一样，只是提前一个时钟周期输出。：提前的I/O端口写命令，其功