第3章_存储器及其接口

第3章存储器及其接口3.1概述3.2半导体存储器3.3内存的管理3.4存储器接口技术3.5主存储器接口3.6高速缓冲存储器的接口3.7本章小结3.8习题与思考题存储器就是计算机中存储计算程序、原始数据及中间结果的设备。计算机系统要求存储器容量大、速度快和成本低，但往往这三者在同一个存储器中不能同时取得。为了解决这一矛盾，采用了分级存储器结构，通常把存储器分为高速缓冲存储器、主存储器和外存储器三级。广义而言，所谓微机接口是指微机系统中各部分之间的联系，但对接口的研究常常是以处理器为核心的，所以一般地将接口理解为处理器与外界的联系。本章概述3.1概述3.1.1对存储设备的要求•存取速度要快、存储容量要大•可靠性要好、存取操作要方便•体积小和重量轻、性价比要好但这三者在同一个存储器中不可兼得解决办法：采用分级存储器结构，通常将存储器分为高速缓冲存储器、主存储器和外存存储器三级。概述（续）中央处理器主存外存快存M1M2M3概述（续）3.1.2存储设备的分类半导体存储器的分类按制作工艺可分为：双极型、MOS型按存取方式可分为：SAM、ROM、RAMMOS型ROME2PROM（电可擦PROM）掩膜ROMPROM（可编程ROM）EPROM（紫外线可擦PROM）SRAMIRAMDRAMFLASHRAM双极型SAM型FIFO（先进先出存储器）CCD（电荷耦合器件）MBM（磁泡存储器）半导体存储器3.2半导体存储器半导体存储器因为其体积小、速度快、耗电少和价格低等优点，而在微机系统中被普遍采用。目前市场上的半导体器件种类繁多、性能各异。根据其存储信息的功能，分为易失性存储器(又称为读写存储器)和非易失性存储器(掉电后所存的信息不会丢失)。3.2半导体存储器3.2.1易失性存储器•静态随机存取储存器(SRAM)•动态存储器DRAM•伪静态随机存储器PSRAM动态存储器DRAM半导体存储器（续）3.2.2非易失性存储器1、只读存储器ROM2、一次性编程的OTPROMPROM（ProgrammableROM）3、可多次编程写入的只读存储器•EPROM（ErasableProgrammableROM）•E2PROM（ElectricallyEeasable…）半导体存储器（续）4、快擦写存储器（Flashmemory）与普通的E2PROM的物理结构基本相同5、FRAM（FerroelectricRAM）铁电存储器非易失性的RAM存储器读写速度快无限次的擦写功耗远远低于其他非易失性存储器3.3内存的管理3.3.180X86系列CPU的两种内存管理模式80X86物理存储器的基本存储单元为1个字节，最大物理空间为232B=4GB。多字节数据的存放规则是低字节进入低地址，高字节进入高地址，且低字节的地址是多字节数据的访问地址。内存的管理（续）1.实地址模式•每个存储单元的地址，可以用20位物理地址表达，也可以用“段基址：偏移量”表示•20位物理地址=16位段基址×10H+16位偏移量•32位地址线中只有20位地址线A19～A0起作用，所以最大物理空间只有220B=1MB•物理存储器大于1MB；每个段的最大地址空间为64KB内存的管理（续）2.保护虚地址模式（1）80X86的32位地址线都能寻址，物理存储器的最大寻址空间为232B=4GB（2）寻址方式：先生成线性地址，再生成物理地址，两个地址都采用段基址+偏移量的方法内存的管理（续）生成线性地址由MMU的分段部件完成，段基址和偏移量都是32位32位线性地址=32位段基址+32位偏移量生成物理地址由MMU的分页部件完成（3）由于段寄存器只有16位，在生成线性地址时，32位段基址只能放在存储器中，为此引入“描述符（Descriptor)”的概念内存的管理（续）“描述符”（Descriptor）描述符是一种存放在内存条中的数据结构，一个描述符由64位二进制组成（其中包含32位段基址）8K（=8192）个描述符集合成一个“描述符表”从描述符表中寻址一个描述符需要13位地址，通常16位选择符的D15～D3专门用于存放13位地址信号（称“段号索引ID）•32位线性地址的生成：先把16位选择符装入段寄存器，相应电路根据13位段号索引值确定出8192个描述符中的一个，然后把描述符的64位内容装入段描述符寄存器，最后从段描述符寄存器中取出32位段基址与32位偏移量相加。内存的管理（续）保护虚地址模式图3.1段描述符格式图3.280286的全局和局部描述符表图3.380286保护模式下的段寄存器及其扩展图3.1段描述符格式段限(16位)段基址的低16位(0-15位)段基址的高8位存取权限(属性)保留(386:扩展段限/扩展基址)图3.280286的全局和局部描述符表图3.380286保护模式下的段寄存器及其扩展内存的管理（续）3.3.2PC系列微机的存储器空间图3.4内存空间的分布示意图各种内存:基本内存、上位内存、扩展内存、扩充内存图3.4内存空间的分布示意图内存的管理（续）分段和分页：•分段：完成逻辑地址到线性地址的转换对存储器段内某个字或字节进行访问，程序中必须给出逻辑地址（段选择符和偏移量）16位段寄存器段选择符段描述符表（段基址、段大小、段访问权限和特权级）段描述符索引段基址+段内偏移量线性地址，此时无需分页，线性地址直接映射到物理地址空间内存的管理（续）分页：多用于虚拟存储器管理分段利用描述符把虚拟地址转换位线性地址；分页利用页目录和页表将线性地址转换为物理地址。分页是在CPU中设置分页机制，是由计算机的实际系统决定的。如：内存条仅512M～1G等，实际配置的物理存储器比系统能寻址的4G线性空间少，在把虚拟地址转换成32位线性地址时，这32位的线性地址未必恰好有合适的内存支持。内存的管理（续）分段：实质是把虚拟空间和线性空间划分成若干个段，虚拟空间的每一个段都可以映射到线性空间的对应段上。分页：实质是把线性空间和物理空间都划分成若干个页，线性空间中任何一页都可以映射到物理空间的任何一页。内存的管理（续）3.3.3常规内存的管理1MB内存管理3.3.4扩展内存的管理扩展内存是地址高于1MB的线性地址存储空间，它只能被运行在保护模式的80X86所访问。XMS最基本的功能是使两个或多个应用程序以及设备驱动程序能够互不干扰地访问扩展内存(含HMA)和上位内存。3.4存储器接口技术存储器接口也和其他接口一样，主要完成三大总线的连接任务，即实现与地址总线、控制总线和数据总线的连接。下面对存储器接口设计中应考虑的几个主要问题以及总线连接的具体方法进行讨论。3.4存储器接口技术3.4.1存储器接口中应考虑的几个问题•存储器与CPU之间的时序配合•CPU总线负载能力•存储芯片的选用存储器接口技术（续）1.连接方法（1）地址线的连接：CPU的地址线经过地址译码器产生芯片的片选信号。1个存储器的多个芯片区分开；RAM和ROM区分开。（2）数据线的连接（3）控制线的连接：一般M/IO、RD、WR、READY等按照控制的实际要求接到存储器的相应位置；存储器的控制输入线除片选信号CS（或CE）接片选地址译码器输出外，其余常和CPU的控制线直接相连或接地。存储器接口技术（续）2.存储器地址译码法片选控制译码器：对高位地址译码后产生存储器芯片片选信号片内地址译码电路：对低位地址译码实现片内存储单元的寻址3.4存储器接口技术3.4.2存储器地址译码方法•片选控制的译码方法图3.5线选法结构示意图图3.6全译码法结构示意图图3.7部分译码法结构示意图图3.8混合译码法结构示意图图3.5线选法结构示意图图3.6全译码法结构示意图图3.7部分译码法结构示意图图3.8混合译码法结构示意图存储器接口技术（续）例题1使用16K×8位ROM芯片组成64K×8位存储器，CPU使用8088线选法——CPU寻址空间远大于存储器容量时，用高位地址直接作为存储器芯片的片选信号，每根地址线选通一块芯片。全译码法——除了将低位地址总线直接与各芯片的地址线相连之外，其余高位地址总线全部经译码后作为各芯片的片选信号。部分译码法——将高位地址线中的一部分进行译码，产生片选信号。用于不需要全部地址空间的寻址能力，但采用线选法时地址线又不够用的情况。线选法A18、A19A0~A138088A14A15A16A17（1）16Kcs（2）16Kcs（3）16Kcs（4）16Kcs1111空XX000100000000000000XX000111111111111111XX001000000000000000XX001011111111111111XX010000000000000000XX010011111111111111XX100000000000000000XX100011111111111111全译码法部分译码法A16~A19A15A148088A0~A132：4片选地址译码器00011011(1)(2)(3)(4)接芯片CS端接各芯片地址线存储器接口技术（续）有有无有无地址重叠区经反相器与CPU地址线相连接片选地址译码器的输出，接哪一根由地址空间分配决定存储芯片的CS的接法芯片地址线数+芯片分组数和存储器的地址线相同全部cpu的地址线用了多少根线选法部分译码法全译码法三种译码法的特征比较：存储器接口技术（续）思考题：使用6116（2K×8）SRAM芯片组成16K×8存储器，设起始地址为40000H，CPU用8088，使用全译码设计译码器。存储器接口技术（续）例2：某微机系统地址总线为16位，实际存储容量为16KB，ROM区和RAM区各占8KB，其中，ROM区采用容量为2KB的EPROM芯片，RAM区采用容量为1KB的静态RAM芯片。试设计该存储器的地址译码电路。图3.9地址分配图；图3.10地址位图图3.11片选控制译码电路图图3.9地址分配图图3.10地址位图图3.11片选控制译码电路图3.5主存储器接口在微机系统中，组成主存储器的存储芯片类型不同，其接口特性也不同。以下面EPROM、SRAM和DRAM为例分别进行讨论。主存储器接口（续）3.5.1EPROM与CPU的接口•芯片特性图3.12Intel2716芯片引脚排列图和内部结构框图表3.3Intel2716芯片引脚功能说明表3.4Intel2716芯片的工作方式选择•接口方法图3.13Intel2716芯片与CPU的连接方法•接口举例图3.14EPROM与CPU连接框图图3.12Intel2716芯片引脚排列图和内部结构框图(a)引脚排列图(b)结构框图表3.3Intel2716芯片引脚功能说明符号名称功能说明A0～A10地址线接相应地址总线，用来实现对某存储单元寻址O0～O7数据线接数据总线，用于工作时数据读出CE(PD/PGM)片选(功率下降/编程)线工作时作为片选信号，编程写入时接编程脉冲OE输出允许线控制数据读出Vcc电源线+5VVpp电源线编程时接+25V，读操作时接+5VGND地线表3.4Intel2716芯片工作方式选择信号线工作方式CE(PD/PGM)OEVpp/VVcc/VO0～O7读低低+5+5数据输出输出禁止无关高+5+5高阻功率下降高无关+5+5高阻编程由低到高脉冲高+25+5数据输入编程核实低低+25+5数据输出编程禁止低高+25+5高阻图3.13Intel2716芯片与CPU的连接方法图3.14EPROM与CPU连接框图主存储器接口（续）3.5.2SRAM与CPU的接口•芯片特性图3.15Intel2114芯片引脚排列图图3.16Intel2114芯片内部结构框图•接口方法接口方法大同小异。具体如下:•接口举例图3.17存储器与CPU的连接框图接口方法其接口方法大同小异。具体如下:1、地址线A0～A9与地址总线的低10位直接相连2、数据输入/输出线I/O1～I/O4与数据总线的连续4位相连3、片选信号可在访存控制信号控制下由高位地址译码产生4、写允许信号与CPU发出的有关读/写控制信号直接相关或者由