Protel课程设计

Protel课程设计八路抢答器设计分工黎程铖设计原理图和pcb图於楚峰设计word和ppt一设计内容及要求1.抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。2.设置一个系统清除和抢答控制开关S，该开关由主持人控制。3.抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。4.抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动“开始”键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。5.参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。6.如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。二设计简介该设计中八路抢答器主要分为三个部分：抢答部分、计时部分、报警部分。抢答部分由74LS573锁存器及74LS48译码显示等主要器件组成。两片74LS192和两74LS48共同组成计时部分。两个555芯片分别组成单稳态触发器和多谐振荡器构成报警电路。三设计步骤与要求1.拟定数字抢答器的组成框图；2.设计各单元电路，要求布线整齐、美观；3.画出数字抢答器的整体逻辑电路图；4.设计出pcb图;5.写出设计性实验报告.四实现原理接通电源后，主持人将开关拨到清零状态，锁存器处于禁止状态，时序控制电路控制抢答显示器灭灯，同时由主持人控制定时电路设定抢答时间；主持人将开关置“开始”状态，强大显示器人为灭灯状态，宣布开始抢答器工作，定时器开始倒计时，提示音电路给出间断声响提示。当定时时间到，却没有选手抢答时，报警电路报警，同时控制锁存器封锁输入电路，禁止选手超时后抢答。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。五系统框图及基本原理六单元电路设计1.抢答器电路该部分电路要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。在设计中运用74HC573锁存器锁存抢答选手的编号。然后再紧接着用74LS13和4002组成的一个BCD译码功能块，最后把译码块的结果送到数码管上显示出抢答者的正确编号。如图3．1该电路由选手八路开关S1—S8和时间控制开关S1_1—S9_9所组成，每一竞赛者与一组开关相对应,选手的编号是1到8，开关应为常开型，当按下开关时，开关闭合，输入抢答信号。抢答锁存、编码电路抢答器电路由锁存器和按键组成。在未抢答前，8路锁存器74HC573的LE端为高电平，锁存器的输入端的电平能直接送到相应的输出端，当抢答开始后，LE端变成低电平，锁存器锁存，也就是说输入的信号不能送到相应的输出端，各个输出保持锁存前的电平。此时抢答不能进行。当主持人按下时，74HC573的OE为高电平，显示器被清零,抢答被禁止。当主持人开关断开时，抢答被允许。此时如有人抢答，74HC573相对应的输入端则变成低电平，通过反馈74HC573锁存信号。LE控制端保持高电平，抢答准备工作已经完成。当8个抢答开关S1至S8中有一个先按下时，其对应的输入端变为低电平，此低电平被送到锁存器对应的输出端，此时编码器模块开始编码，74HC573执行锁存功能，这时如果有按键按下，锁存器的输出端也不会发生改变，从而实现了锁存的功能和编码的功能。S3SW-PBS1SW-PBS2SW-PBS7SW-PBS4SW-PBS6SW-PBS5SW-PBS8SW-PB10KR1Res210KR2Res210KR3Res210KR4Res210KR5Res210KR6Res210KR7Res210KR8Res2GNDVCC10KR12Res2OE1D12D23D34D45D56D67D78D89GND10LE11Q812Q713Q614Q515Q416Q317Q218Q119VCC20U6M74HC573B1RVCC12U7ADM74LS04M23451U24AMM54HC4002WA_1A_2U4A_7404A_1A_2U5A_740491012138U1BSN7413N12456U3ASN7413N91012138U2BSN7413NS17SW-PBS1S2S3S4S5S6S7S8S1S2S3S4S5S6S7S8GNDLELEOEOEGSPLABCDEFGHVCCGNDAEFGHCDGHBDEHBI/RBO4RBI5LT3A07A11A22A36a13b12c11d10e9f15g14VCC16GND8U26DM74LS48ML7_7_7L6_6_6L5_5_5L4_4_4L3_3_3L2_2_2L1_1_1A1_1_1A2_2_2A3_3_3A4_4_4VCCGNDVCCA4_4_4A3_3_3A2_2_2A1_1_1f9g10e1d2K3c4DP5b6a7K8DS3DpyBlue-CCL1_1_1L2_2_2L3_3_3L4_4_4L5_5_5L6_6_6L7_7_72定时电路该部分主要由555定时器、十进制同步加／减计数器74LS192减法计数电路、74LS48译码电路和两个7段数码管及相关电路组成。具体电路如图3.1.4所示。两块74LS192实现减法计数，通过译码电路CD4511显示到数码管上,其时钟信号由时钟产生电路提供。74LS192的预置数控制端PL脚为低电平时实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答时间，通过预置时间电路对计数器进行预置，选用十进制同步加／减计数器74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供。主持开关弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DS2（十位）和DS3（个位）上，当有人抢答时，停止减计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，两数码管显示00，并输出低电平到时序控制电路，控制报警电路报警,同时以后选手抢答无效。f9g10e1d2K3c4DP5b6a7K8DS1DpyBlue-CCP11Q12Q03CNTDWN4CNTUP5Q26Q37GND8P39P210PL11TCUP12TCDWN13MR14P015VCC16U15SN74LS192NP11Q12Q03CNTDWN4CNTUP5Q26Q37GND8P39P210PL11TCUP12TCDWN13MR14P015VCC16U16SN74LS192NS11SW-PBS9SW-PBS10SW-PBS15SW-PBS12SW-PBS14SW-PBS13SW-PBS16SW-PB10KR14Res210KR15Res210KR16Res210KR17Res210KR18Res210KR19Res210KR20Res210KR21Res2BO2cndwnL1L2L3L4L5L6L7f9g10e1d2K3c4DP5b6a7K8DS2DpyBlue-CCL1_1L2_2L3_3L4_4L5_5L6_6L7_7BI/RBO4RBI5LT3A07A11A22A36a13b12c11d10e9f15g14VCC16GND8U9DM74LS48ML7L6L5L4L3L2L1BI/RBO4RBI5LT3A07A11A22A36a13b12c11d10e9f15g14VCC16GND8U10DM74LS48ML7_7L6_6L5_5L4_4L3_3L2_2L1_1A1A2A3A4A1_1A2_2A3_3A4_4A1A2A3A4A1_1A2_2A3_3A4_4S4_4S3_3S2_2S1_1S1_1S2_2S3_3S4_4S5_5S6_6S7_7S8_8S8_8S7_7S6_6S5_5VCCGNDCNTDWNCNTDWNPLPLGNDGNDVCCVCCGNDGNDVCCVCCVCCVCCGNDGNDVCCVCC3报警电路由555定时器扬声器构成的报警电路如图3.4所示。其中555构成多谐振荡器，其输出信号经电容滤波后推动扬声器发声。PR为控制信号。555的4脚为清零端，为低电平时输出低电平，当PR为高电平时，多谐振荡器工作，使扬声器发生。发生部分中555构成多谐振荡器，其输出信号经电容滤波后推动扬声器发声。DUdu为控制信号。555的4脚为清零端，为低电平时输出低电平，当DUdu为高电平时，多谐振荡器工作，使扬声器发生。0.01uFC16_1Cap1KR16_1Res24.7uFC16_2CapPRBO2GS2TRIG2OUT3RST4CVOLT5THR6DISC7VCC8GND1U16LM555CN123U17ADM74LS136NVCC5.1KR18_2Res25.1KR21_1Res210uFC18_1CapPol10.1uFC18_3CapPR4.7uFC18_2CapPol1LS1SpeakerTRIG2OUT3RST4CVOLT5THR6DISC7VCC8GND1U18LM555CNVCCGNDGND4时序控制电路时序控制电路是整个系统中非常重要一部分：图(a)主要是通地采集抢答电路的选手抢答情况而控制报警电路：图(b)该部分是在有抢答时控制74LS573的锁存端：图(c)在计数器倒计到0时仍没有抢答时电平变换来控制启用报警电路。12345611128U8DM74LS30NGS2ABCDEFGHGGGGGG123U15ASN74LS08NBO2GS2123U17ADM74LS136N主要器件清单CommentFootprintQuantity74HC573DIP201555DIP8374LS192DIP16274LS48DIP16374LS30DIP14174LS08DIP14174LS136DIP141SW-PB..174002DIP141原理图76421910abcdefg5dpK3GNDabfcgdedpK8DS1BLUECC12456U5ASN7413N12456U3ASN7413N12456U4ASN7413N34U6BSN7404N56U6CSN7404N23451U2A4002L_7_7_7L_6_6_6L_4_4_4L_5_5_5L_2_2_2L_1_1_1L_3_3_4GNDL_2_2_2L_1_1_1L_3_3_3L_4_4_4L_5_5_5L_6_6_6L_7_7_7VCCA1_1_1A2_2_2A3_3_3A4_4_4VCCGNDA1_1_1A2_2_2A3_3_3A4_4_412345611128U874LS30GS2ABCDEFGHHHHEEDDFGGCBAABCDEFGHPOWERGGGGNDR110KR210KR310KR410KR510KR610KR710KR810KASW-PBBSW-PBCSW-PBDSW-PBESW-PBFSW-PBGSW-PBHSW-PBGNDR910KS9SW-PB89U6DSN7404NVCCGNDSPOWER76421910abcdefg5dpK3GNDabfcgdedpK8DS2BLUECC76421910abcdefg5dpK3GNDabfcgdedpK8DS3BLUECCBI/RBO4RBI5LT3A07A11A22A36a13b12c11d10e9f15g14VCC16GND8U1DM74LS48BI/RBO4RBI5LT3A07A11A22A36a13b12c11d10e9f15g14VCC16GND8U9DM74LS48BI/RBO4RBI5LT3A07A11A22A36a13b12c11d10e9f15g14VCC16GND8U10DM74LS48R1110KR2210KR3310KR4410KR5510KR6610KR7710KR8810KAASW-PBBBSW-PBCCSW-PBDDSW-PBEESW-PBFF