搜索
第2章MCS-51系列单片机的硬件结构第2章MCS-51系列单片机的硬件结构2.1MCS-51系列单片机简介2.2MCS-51系列单片机内部结构与外部引脚说明2.3微处理器2.4存储器2.5并行输入/输出接口2.6定时器/计数器2.7串行输入/输出口2.8MCS-51单片机的中断系统2.9复位状态及复位电路第2章MCS-51系列单片机的硬件结构2.1MCS-51系列单片机简介MCS-51系列单片机已有十多种产品，可分为两大系列：51子系列和52子系列。51子系列主要有8031、8051、8751三种机型。它们的指令系统与芯片引脚完全兼容。它们的差别仅在于片内有无ROM或EPROM。52子系列主要有8032、8052、8752三种机型。52子系列与51子系列的不同之处在于：片内数据存储器增至256字节；片内程序存储器增至8KB(8032无)；有3个16位定时/计数器，6个中断源。其它性能均与51子系列相同。第2章MCS-51系列单片机的硬件结构2.2MCS-51系列单片机内部结构与外部引脚说明2.2.1内部结构框图MCS-51系列单片机的内部结构框图如图2.1所示。从图2.1中可看出，MCS-51单片机组成结构中包含运算器、控制器、片内存储器、4个I/O口、串行口、定时器/计数器、中断系统、振荡器等功能部件。图中SP是堆栈指针寄存器，PC是程序计数器，PSW是程序状态字寄存器，DPTR是数据指针寄存器。第2章MCS-51系列单片机的硬件结构定时器/计数器图2.1MCS-51单片机内部结构框图运算器振荡器控制器片内存储器4个I/O口串行口中断系统第2章MCS-51系列单片机的硬件结构2.2.2外部引脚说明第2章MCS-51系列单片机的硬件结构图2.2MCS-51系列单片机引脚及总线结构地址总线(AB)805187518031P1.7P1.6P1.5P1.4P1.3P1.2P1.1P1.0P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7PSENEAALERST用户I/O控制总线(CB)锁存器P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0ALEA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0D7D6D5D4D3D2D1D0VCCVSS数据总线(DB)(a)(b)P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST/VPDRXD、P3.0TXD、P3.1INT0、P3.2INT1、P3.3T0、P3.4T1、P3.5WR、P3.6RD、P3.7XTAL2XTAL1VSSVCCP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/VPPALE/PROGPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.080518751803112345678910111213141516171819204039383736353433323130292827262524232221VCCVSS第2章MCS-51系列单片机的硬件结构1．主电源引脚VCC(40脚)：接+5V电源正端。VSS(20脚)：接+5V电源地端。第2章MCS-51系列单片机的硬件结构2．外接晶体引脚XTAL1(19脚)：接外部石英晶体的一端。在单片机内部，它是一个反相放大器的输入端，这个放大器构成了片内振荡器。当采用外部时钟时，对于HMOS单片机，该引脚接地；对于CHMOS单片机，该引脚作为外部振荡信号的输入端。第2章MCS-51系列单片机的硬件结构3．输入/输出引脚(1)P0口(39~32脚)：P0.0~P0.7统称为P0口。在不接片外存储器与不扩展I/O口时，可作为准双向输入/输出口。在接有片外存储器或扩展I/O口时，P0口分时复用为低8位地址总线和双向数据总线。(2)P1口(1~8脚)：P1.0~P1.7统称为P1口，可作为准双向I/O口使用。对于52子系列，P1.0与P1.1还有第二功能：P1.0可用作定时器/计数器2的计数脉冲输入端T2，P1.1可用作定时器/计数器2的外部控制端T2EX。第2章MCS-51系列单片机的硬件结构(3)P2口(21~28脚)：P2.0~P2.7统称为P2口，一般可作为准双向I/O口使用；在接有片外存储器或扩展I/O口且寻址范围超过256字节时，P2口用作高8位地址总线。(4)P3口(10~17脚)：P3.0~P3.7统称为P3口。除作为准双向I/O口使用外，还可以将每一位用于第二功能，而且P3口的每一条引脚均可独立定义为第一功能的输入输出或第二功能。P3口的第二功能如表2.1所示。第2章MCS-51系列单片机的硬件结构表2.1P3口第二功能表引脚第二功能P3.0串行口输入端P3.1串行口输出端P3.2外部中断0请求输入端，低电平有效P3.3外部中断1请求输入端，低电平有效P3.4定时器/计数器0计数脉冲输入端P3.5定时器/计数器1计数脉冲输入端P3.6外部数据存储器写选通信号输出端，低电平有效P3.7RXDTXDINT0INT1T0T1WRRD第2章MCS-51系列单片机的硬件结构4．控制线(1)ALE/PROG(30脚)：地址锁存有效信号输出端。ALE在每个机器周期内输出两个脉冲。在访问片外程序存储器期间，下降沿用于控制锁存P0输出的低8位地址；在不访问片外程序存储器期间，可作为对外输出的时钟脉冲或用于定时目的。但要注意，在访问片外数据存储器期间，ALE脉冲会跳空一个，此时作为时钟输出就不妥了(详见2.3.3节CPU时序)。对于片内含有EPROM的机型，在编程期间，该引脚用作编程脉冲PROG的输入端。第2章MCS-51系列单片机的硬件结构(2)PSEN(29脚)：片外程序存储器读选通信号输出端，低电平有效。当从外部程序存储器读取指令或常数期间，每个机器周期该信号两次有效，以通过数据总线P0口读回指令或常数。在访问片外数据存储器期间，PSEN信号将不出现。(3)RST/VPD(9脚)：RST即为RESET，VPD为备用电源。该引脚为单片机的上电复位或掉电保护端。当单片机振荡器工作时，该引脚上出现持续两个机器周期的高电平，就可实现复位操作，使单片机回复到初始状态。上电时，考虑到振荡器有一定的起振时间，该引脚上高电平必须持续10ms以上才能保证有效复位。当VCC发生故障，降低到低电平规定值或掉电时，该引脚可接上备用电源VPD(+5V)为内部RAM供电，以保证RAM中的数据不丢失。第2章MCS-51系列单片机的硬件结构(4)EA/VPP(31脚)：EA为片外程序存储器选用端。该引脚有效(低电平)时，只选用片外程序存储器，否则单片机上电或复位后选用片内程序存储器。对于片内含有EPROM的机型，在编程期间，此引脚用作21V编程电源VPP的输入端。综上所述，MCS-51系列单片机的引脚可归纳为以下两点：(1)单片机功能多，引脚数少，因而许多引脚都具有第二功能。(2)单片机对外呈现3总线形式，由P2、P0口组成16位地址总线；由P0口分时复用为数据总线；由ALE、PSEN、RST、EA与P3口中的INT0、INT1、T0、T1、WR、RD共10个引脚组成控制总线，如图2.2(b)所示。由于是16位地址线，因此，可使片外存储器的寻址范围达到64KB。第2章MCS-51系列单片机的硬件结构2.3微处理器2.3.1运算部件运算部件以算术逻辑单元ALU为核心，包括累加器ACC、寄存器B、暂存器、程序状态字PSW等许多部件。它能实现数据的算术逻辑运算、位变量处理和数据传输操作。第2章MCS-51系列单片机的硬件结构1．算术逻辑单元ALU与累加器ACC、寄存器B算术逻辑单元不仅能完成8位二进制的加、减、乘、除、加1、减1及BCD加法的十进制调整等算术运算，还能对8位变量进行逻辑与、或、异或、循环移位、求补、清零等逻辑运算，并具有数据传输、程序转移等功能。累加器(ACC,简称累加器A)为一个8位寄存器，它是CPU中使用最频繁的寄存器。进入ALU作算术和逻辑运算的操作数多来自于A，运算结果也常送回A保存。寄存器B是为ALU进行乘除法运算而设置的。若不作乘除运算时，则可作为通用寄存器使用。第2章MCS-51系列单片机的硬件结构2．程序状态字程序状态字PSW是一个8位的标志寄存器，它保存指令执行结果的特征信息，以供程序查询和判别。其各位的定义如下：字节地址D0HCACF0RS1RS0OV---PPSW.7PSW.6PSW.5PSW.4PSW.3PSW.2PSW.1PSW.0进位标志位C(PSW.7)：在执行某些算术操作类、逻辑操作类指令时，可被硬件或软件置位或清零。它表示运算结果是否有进位或借位。如果在最高位有进位(加法时)或有借位(减法时)，则C=1，否则C=0。第2章MCS-51系列单片机的硬件结构辅助进位(或称半进位)标志位AC(PSW.6)：它表示两个8位数运算，低4位有无进(借)位的状况。当低4位相加(或相减)时，若D3位向D4位有进位(或借位)，则AC=1，否则AC=0。在BCD码运算的十进制调整中要用到该标志。用户自定义标志位F0(PSW.5)：用户可根据自己的需要对F0赋予一定的含义，通过软件置位或清零，并根据F0=1或0来决定程序的执行方式，或反映系统某一种工作状态。第2章MCS-51系列单片机的硬件结构工作寄存器组选择位RS1、RS0(PSW.4、PSW.3)：可用软件置位或清零，用于选定当前使用的4个工作寄存器组中的某一组(详见第2.4节)。溢出标志位OV(PSW.2)：做加法或减法时，由硬件置位或清零，以指示运算结果是否溢出。OV=1反映运算结果超出了累加器的数值范围(无符号数的范围为0~255，以补码形式表示一个有符号数的范围为-128~+127)。进行无符号数的加法或减法时,OV的值与进位位C的值相同；进行有符号数的加法时，如最高位、次高位之一有进位，或做减法时，如最高位、次高位之一有借位，OV被置位，即OV的值为最高位和次高位的异或(C7⊕C6)。第2章MCS-51系列单片机的硬件结构执行乘法指令MULAB也会影响OV标志，积255时OV=1，否则OV=0。执行除法指令DIVAB也会影响OV标志，如B中所放除数为0，OV=1,否则OV=0。奇偶标志位P(PSW.0)：在执行指令后，单片机根据累加器A中1的个数的奇偶自动给该标志置位或清零。若A中1的个数为奇数，则P=1，否则P=0。该标志对串行通信的数据传输非常有用，通过奇偶校验可检验传输的可靠性。第2章MCS-51系列单片机的硬件结构3．布尔处理机布尔处理机(即位处理)是MCS-51单片机ALU所具有的一种功能。单片机指令系统中的位处理指令集(17条位操作指令)，存储器中的位地址空间，以及借用程序状态寄存器PSW中的进位标志CY作为位操作累加器，构成了MCS-51单片机内的布尔处理机。它可对直接寻址的位(bit)变量进行位处理，如置位、清零、取反、测试转移以及逻辑与、或等位操作，使用户在编程时可以利用指令完成原来单凭复杂的硬件逻辑所完成的功能，并可方便地设置标志等。第2章MCS-51系列单片机的硬件结构2.3.2控制部件及振荡器控制部件是单片机的神经中枢，它包括定时和控制电路、指令寄存器、译码器以及信息传送控制等部件。它先以主振频率为基准发出CPU的时序，对指令进行译码，然后发出各种控制信号，完成一系列定时控制的微操作，用来协调单片机内部各功能部件之间的数据传送、数据运算等操作，并对外发出地址锁存ALE、外部程序存储器选通PSEN，以及通过P3.6和P3.7发出数据存储器读RD、写WR等控制信号，并且接收处理外接的复位和外部程序存储器访问控制EA信号。单片机的定时控制功能是用片内的时钟电路和定时电路来完成的,而片内的时钟产生有两种方式：内部时钟方式和外部时钟方式。第2章MCS-51系列单片机的硬件结构图2.3单片机外接晶体的接法XTAL1XTAL230pF30pFC2C1单片机第2章MCS-51系列单