FET管

1.FET管是由一大群小FET在硅片上并联的大规模集成功率开关。每个小FET叫胞，每个胞的电流并不大，只有百毫安级。设计师采用蚂蚁捍树的办法；多多的数量FET并联；达到开关大电流。也就是同样大小硅片和耐压下；胞越多；允许电流越大。FET里；不仅FET胞是并联的，寄生二极管也是很多并在一起的！得益于多胞结构；FET的寄身二极管拥有了耐受电压击穿的能力。即所谓的雪崩耐量。在数据表中；以EAR（可重复雪崩耐量）和EAS（单次雪崩耐量）表示。它表征了FET抗电压（过压）冲击的能力。因此；许多小功率反激电源可以不用RCD吸收，FET自己吸收就够了。用在过压比较严重的场合，这点要千万注意啊！大的雪崩耐受力；能提高系统的可靠性！FET的这个能力和电压；终身不会改变！红色指示的是FET开关的沟道，兰色的是寄生的体二极管。平时；FET是关断的。当栅上加正压时；在邻近栅的位置；会吸引许多电子。这样；邻近的P型半导体就变成了N型；形成了连接两个N取的通道（N沟道），FET就通了。显然；FET的耐压越高；沟道越长；电阻越大。这就是高压FET的RDSON大的原因。反之；P沟FET也是一样的，这里不在叙述。所以；功率FET，常被等效为：场效应晶体管（FieldEffectTransistor缩写(FET)）简称场效应管.由多数载流子参与导电,也称为单极型晶体管.它属于电压控制型半导体器件.有3个极性，栅极，漏极，源极，它的特点是栅极的内阻极高，采用二氧化硅材料的可以达到几百兆欧，属于电压控制型器件.具有输入电阻高、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点,现已成为双极型晶体管和功率晶体管的强大竞争者.按结构场效应管分为：结型场效应（简称JFET）、绝缘栅场效应(简称MOSFET)两大类按沟道材料:结型和绝缘栅型各分N沟道和P沟道两种.按导电方式:耗尽型与增强型,结型场效应管均为耗尽型,绝缘栅型场效应管既有耗尽型的,也有增强型的。场效应晶体管可分为结场效应晶体管和MOS场效应晶体管,而MOS场效应晶体管又分为N沟耗尽型和增强型;P沟耗尽型和增强型四大类场效应管的主要参数Idss—饱和漏源电流.是指结型或耗尽型绝缘栅场效应管中,栅极电压UGS=0时的漏源电流.Up—夹断电压.是指结型或耗尽型绝缘栅场效应管中,使漏源间刚截止时的栅极电压.Ut—开启电压.是指增强型绝缘栅场效管中,使漏源间刚导通时的栅极电压.gM—跨导.是表示栅源电压UGS—对漏极电流ID的控制能力,即漏极电流ID变化量与栅源电压UGS变化量的比值.gM是衡量场效应管放大能力的重要参数.BVDS—漏源击穿电压.是指栅源电压UGS一定时,场效应管正常工作所能承受的最大漏源电压.这是一项极限参数,加在场效应管上的工作电压必须小于BVDS.PDSM—最大耗散功率,也是一项极限参数,是指场效应管性能不变坏时所允许的最大漏源耗散功率.使用时,场效应管实际功耗应小于PDSM并留有一定余量.IDSM—最大漏源电流.是一项极限参数,是指场效应管正常工作时,漏源间所允许通过的最大电流.场效应管的工作电流不应超过IDSM场效应管是电压控制元件,而晶体管是电流控制元件.在只允许从信号源取较少电流的情况下,应选用场效应管;而在信号电压较低,又允许从信号源取较多电流的条件下,应选用晶体管.场效应管是利用多数载流子导电,所以称之为单极型器件,而晶体管是即有多数载流子,也利用少数载流子导电,被称之为双极型器件.有些场效应管的源极和漏极可以互换使用,栅压也可正可负,灵活性比晶体管好.场效应管能在很小电流和很低电压的条件下工作,而且它的制造工艺可以很方便地把很多场效应管集成在一块硅片上,因此场效应管在大规模集成电路中得到了广泛的应用.FET是实实在在的物质构成的；里面有导体/半导体/绝缘体。这些物质的相互搭配；做成了FET。那么；任何两个绝缘的导体，自然构成了物理电容——寄生电容。红色的就是DS间的寄生电容Coss。蓝色的就是密勒电容Cgd。黑色的就是栅原电容Cgs。Cgd+Cgs=Ciss——输入电容Coss——输出电容所以；Cgd/Cds在理论上存在，在数据表中也有所列。在微变等效中也可以作为参量计算分析，但；也仅在线性放大里的微变等效分析中有所使用。在开关过程的工程分析中，变态的变化导致只能用电荷量这个值来衡量。Qgd就是Cdg储存的电荷量（弥勒电荷），Qds是Cds储存电荷量。下面；分析这些电荷在开/关状态下，是如何影响FET工作的。FET静态关断时，Cgd/Cgs充电状态如图示：栅电压为零，Qgs=0。Qgd被充满，Vgd=Vds。注：由于Cds通常和其它杂散电容并联在一起；共同对电源施加影响，因此；这里暂时不做分析。问题将在后面和杂散参数一起一并讨论。给FET的栅极施加正脉冲。由于Cgd在承受正压时，电容量非常小（Cgd虽然小；但是Qgd=Cgd*Ugd，Qgd仍然是很大的），Cgs远大于Cgd。因此；脉冲初期，驱动脉冲主要为Cgs充电，直到FET开始开启为止。开启时；FET的栅电压就是门槛电压Vth。大多数情况下；栅电压达到Vth前，只有很小的电流流过FET。FET一直处于关断状态。当FET栅电压达到Vth，FET开始导电。无论负载在漏极还是在源极，都将因有电流流过而承受部分或全部电压。这样FET将经历由阻断状态时承受全部电压逐渐变到短路而几乎没有电压降落为止的过程。这个过程中，Cgd同步经历了放电过程。放电电流为I=Qgd/ton。Igd——密勒电流分流了FET的驱动电流！使得FET的栅电压上升变缓。弥勒电荷越大；这个斜坡越长。弥勒电荷不仅和器件有关还和漏极电压有关。一般；电压越高；电荷量越大。驱动电阻太小导致的震铃来源于变压器漏感和寄生电容引起的阻尼振荡。由于变压器的初级有漏感，当电源开关管由饱和导通到截止关断时会产生反电动势，反电动势又会对变压器初级线圈的分布电容进行充放电，从而产生阻尼振荡，即产生振铃。变压器初级漏感产生反电动势的电压幅度一般都很高，其能量也很大，如不采取保护措施，反电动势一般都会把电源开关管击穿，同时反电动势产生的阻尼振荡还会产生很强的电磁辐射，不但对机器本身造成严重干扰，对机器周边环境也会产生严重的电磁干扰。振铃可能是多种原因造成的。其种之一是当开关足够快时；负载的电感效应被放大，在开或关的线性时间区，使系统满足了三点振荡要求。Cgd在T2~T3这期间是放电过程，当到了T3时，放电完成，由于D端对于G端电势比较低，Cgd就应该反向从G端充电，使得T3到T4这段时间的Vgs上升的斜率没有T0~T2那么大！T2到T4这段，Cgd是放电和反向充电的过程！有误请改正在t0~t2时间，Cgs还是充电还没有完成，在t2~t3时间段，Cgd分流了Ig大部分或全部电流，此时间内可认为Cgs是没有充电行为的，直到t3时刻，Cgd放电完成，不再分流Ig,Ig全部流向Cgs,所以Vgs又开始往上升，直到Vgs电压等于驱动电压！FET的栅电压达到Vth后；电流流过FET的沟道，此时；FET工作在线性区。FET视在斜率随Id大小变化而变。但；从Vg、Id的变化量看，两者之比就是FET跨到S。即S=(Id2-Id1)/(Vgs2-Vgs1)。其中；同样粗细的亮色线为一组；代表各自的Vg和Id的关系。由于在FET开的过程中，栅电压变缓，是弥勒电容分流引起的，所以；也叫弥勒效应区。因此；在断续反激电源里，弥勒效应区的栅电压斜率基本不变。而正激、半/全桥等；斜率随负载而变。提问：既然在正激半/全桥电路里；弥勒效应区的栅电压斜率随负载电流而变。那么；1）为啥在断续的反激电路里；它会不变？2）斜率变了；这个斜坡时间是变长了？还是短了？还是不变？期待你的参与！谢谢！因为这时的D极电流也是从零斜坡上升的反激电源断续时；每次变压器（负载）电流初始状态都是“0”！负载电流的斜坡要比栅电压远远的缓多了正激、半/全桥等；斜率随负载而变。应该随着随着负载的增大斜率增大！因为负载重时：MOS导通瞬间的ID2-ID1增大。所以；在开关电源里，驱动脉冲沿略微的抖动是正常的。但是；弥勒效应时间基本不变。弥勒效应时间（开关时间）ton/off=Qgd/Ig注：1）Ig指FET的栅驱动电流。FET“ON”Ig=（Vb-Vth）/Rg2）Vb：稳态栅驱动电压FET经过弥勒区后；完全导通。原先阻断D-S的PN结被开启的沟道短路。由于失去了部分绝缘层，Cgd变大；以至和Cgs相当。并且；Cgd通过低阻抗的开启沟道；和Cgs实现物理上的并联。这样；使得后期的驱动栅电压沿发生了变化。如图示：FET的关断过程和开启过程的物理变化是一样的，只是过程刚好相反。自己分析一下！让我们分享一下你的成果！如前面介绍，完整周期的驱动波型如图示：大家发现没有；FET开通延时是ton1-ton2，而关断延时是toff1-toff3。想想为啥会这样？在电路中是否有危害？如何补偿？FET开通延时指未开通之前不包括米勒效应区，关断延时是指开通的状态包括米勒效应区，从上面的图可以看出开关损耗基本集中在这一块，用软开关能解决吗？显然；脉冲被加宽了！如果是开关电源；将限制最小脉冲宽度和对称性。如果是逆变器；将导致输出齐次谐波。。。适当的减慢“ON”；加快“OFF”，能补偿这样的变化。仔细看看FET沟道部分结构，大家看；是否可以拼出这来：将图上下倒一下；就不难发现，FET的D-S间并联了三极管。由于这个效应；FET有电压变化率承受限制。现在的一线厂家基本或完全解决了这个问题，在实际工程中；不用过于担心，但；对于二线及杂牌厂家，一定要实测！开关电源的地线；始终有噪音流淌着；无论你是否愿意。为了防制FET误开通，我们总希望Vth高些。一般；标准的优质管子的门槛在3~4.5V水平。但是任何事务都有两面性；门槛高；低压场合用就有问题。这样；就诞生了FET新品一族:逻辑电平FET。现在；逻辑电平FET有这几个等级：1.8V逻辑兼容门槛Vth:0.6~1.2V2.5/2.7V逻辑兼容门槛Vth:0.8~1.8V3.3V逻辑兼容门槛Vth:1.2~2.7V5V逻辑兼容门槛电压:1.8~2.7V所以;选器件前,先要根据场合找对类!以IR公司的命名规则为例：IRF是标准FET的代号（IRF6XXX/IRF7XXX除外）。IRLXXXX中的L表示逻辑电平驱动。一般；在产品列表里会给出典型栅电压时的RDSON或电流值（如1.8V、2.7V、3.3V栅电压时的值）。选时；根据各公司命名规则去搜就可以了为应对不同工作状态；FET根据寄身体二极管特性分成快恢复和普通规格。所有MOSFET厂家；都是买一搭一无论你是否愿意！一个开关沟道搭一二极管！正向时；二极管是阻断的，倒没啥。可FET是双向可通的器件，反向流电流时；在死区时间里，二极管将必然导通如ZVS/同步整流。反向回复时间和电荷量决定了电源的效率和电磁噪音。看trr和Qrrtrr是二极管恢复时间；Qrr是恢复电荷量。在电路里；类似在FET的DS间并联电容。这两个值越大；电容量也越大。这个电容值还和温度和实际流过二极管的电流大小有关。电流越大；温度越高，等效电容越大。因此；在对比不同数据表时；一定要看清测试条件。否则；劣管也能标出好参数的。这里；二极管流过电流时间基本和Qrr&trr无关。EAR/EAS这两个量描述的是FET抗雪崩击穿的能力。EAR描述的是可重复的雪崩耐量。EAS描述的是单次耐量。如在小功率反激里；取消RCD吸收后，大电流负载时的漏极电压就需要EAR这个量来考核安全。再如大电流半/全桥电路里，桥短路时电流非常大；即便在安全工作区能关断FET；仍会因引线等杂散寄生电感的作用而产生过压，当关的比较快时；过压就会超过FET耐压极限而击穿。EAS是衡量FET此时是否安全的参量...这里只列举了这两个量的概念了两个实际工程中的应用实例。它们的意义远非这些。这是这两个量的典型图表：这两个量不仅和芯自身特性片有关；还和结温和电流都有关系。使用时；一定要根据实际情况正确选用不同的曲线。现在的FET工艺；可以保证FET