第2章 典型微处理器-2

1本次课教学内容及要求了解8086总线周期和时序操作熟悉80X86微处理器组成结构及特点理解Pentium系列微处理器组成结构及特点本章小结、思考与练习题解析第2章典型微处理器2CPU在时钟CLK统一控制下进行操作，取指和传数协调工作。CPU经外部总线对存储器或I/O端口进行一次信息输入或输出过程称“总线操作”，执行该操作所需时间称“总线周期”。总线操作信号变化时间顺序称“总线时序”。第2章2.4总线周期和工作方式3Intel公司专为8086设计的时钟信号发生器；能产生8086所需系统时钟信号；对外界输入准备就绪信号RDY和复位信号进行同步操作；8284A芯片引脚特性如图2-11。第2章2.4.18284A时钟信号发生器4READY1182173164155146137128119108284ACSYNCPCLKAEN1RDY1RDY2AEN2CLKGNDVCCX1X2ASYNCEFIF/COSCRESRESET图3-128284引脚特性P37：图2-118284A引脚5RDY信号输入8284A，经时钟下降沿同步后，输出READY作为8086准备就绪信号。RES信号输入8284A，经整形并由时钟下降沿同步后，输出RESET作为8086复位信号，其宽度不得小于4个时钟周期。第2章8284A工作原理6脉冲发生器为振荡源时，输出端和EFI端相连，13脚接高电平。石英晶体振荡器为振荡源时，晶体振荡器连8284A的X1和X2两端，13脚接地。输出时钟频率CLK是振荡源频率的1/3，经驱动后由OSC端输出供系统使用。第2章7计算机执行一条指令所需时间称指令周期；一个指令周期由若干总线周期组成；总线周期是CPU通过总线与存储器或外设进行一次数据传输所需时间。第2章2.4.28086总线周期8为保证总线读/写操作，8086总线周期至少由4个时钟周期组成，每个时钟周期称T状态；注意空闲状态TI和等待状态的TW理解。时钟周期是CPU基本时间计量单位，由主频决定。8086主频5MHz时，一个时钟周期为200ns。第2章9第2章为适应不同应用场合，8086有最小和最大两种工作模式。通过CPU第33条引脚MN/来控制。（1）最小工作模式（MN/=1）：33引脚接+5V，适用单微处理器组成小系统，所有总线控制信号由8086产生，CPU的8条控制引脚24－31功能定义如图2-6所示。（2）最大工作模式（MN/=0）：33引脚接地，系统中存在两个或两个以上微处理器，其中一个主处理器8086，其他为协处理器。2.4.38086最小/最大工作模式MXMXMX10最小模式下系统连接示意图：8086CPU••控制总线数据总线地址总线地址锁存数据收发ALE时钟发生器第2章1112最大模式下的连接示意图：8086CPU数据总线地址总线地址锁存数据收发ALE时钟发生器总线控制器控制总线第2章1314第2章8086系统操作时序主要执行以下操作：系统复位和启动操作；总线操作（包括存储器读/写和I/O端口读/写）；暂停操作；中断响应总线周期操作；总线保持或总线请求/允许操作。15第2章2.5.1Intel80386微处理器1985年10月推出；CHMOS（互补高速金属氧化物半导体）工艺制造；芯片集成27.5万个晶体管；132引脚陶瓷网格阵列PGA封装。2.532位微处理器简介161985年，80386诞生17第2章（1）数据总线和地址总线均为32位，寻址4GB（232），虚拟存储空间64TB。（2）采用流水线和指令重叠技术、虚拟存储技术、片内存储器管理技术、存储器管理分段分页保护技术等，多用户多任务操作。（3）提供32位指令，支持8、16、32位数据类型，8个通用32位寄存器，片内Cache。1.80386主要特性18第2章（4）32位外部总线接口，动态切换32位/16位数据总线。（5）片内集成存储器管理部件，支持虚拟存储和特权保护。具有多任务机构，能快速完成任务切换。（6）配置浮点协处理器80387实现数据高速处理，加快浮点运算速度。（7）时钟频率12.5MHz～33MHz。19第2章（1）实地址方式：系统启动或复位时自动进入，可访问32位寄存器组。（2）保护方式：寻址4GB物理地址及64TB虚拟空间。（3）虚拟8086方式：实地址方式下运行8086应用程序，虚拟保护机构运行多用户操作系统，共享计算机资源。2.80386工作方式20控制部件测试部件分段描述符超高速缓存器分段部件分页描述符超高速缓存器分页部件总线接口部件预取队列预取单元32位寄存器组桶形移位器ALU指令译码指令队列32位地址总线32位数据总线控制总线NPX接口中断复位图2-1480386CPU的内部结构框图P41：具有总线接口、指令预取、指令译码、控制、数据、保护测试、分段、分页等8个部件。21第2章1989年4月推出，第二代32位微处理器的代表。CHMOS工艺制造；集成120万个晶体管；时钟频率25－50MHz；内部寄存器32位；数据总线和地址总线皆为32位；168条引线网格阵列式封装。2.5.2Intel80486微处理器221989年，80486诞生23寄存器组桶形移位器ALU整数部件描述符寄存器极限/属性PLA分段部件分页部件转移用旁视缓冲区TLB高速缓存部件8KB高速缓存总线控制器数据总线收发器地址总线驱动器指令译码部件已译码队列浮点运算部件浮点寄存器组指令预取部件32字节指令队列控制ROMA31～A2BE0～BE1D31～D0各种控制信号控制/保护部件图2-1580486CPU内部结构P43：总线接口、片内Cache、指令预取、指令译码、控制/保护、整数、浮点运算、分段和分页等功能部件。24第2章1993年发布；内部数据总线32位，外部数据总线64位；片内集成310万只晶体管；引脚数296条；与80X86系列微处理器完全兼容。2.5.3Pentium系列微处理器251993年:第一块Pentium微处理器诞生26第2章（1）超标量双流水线结构，可在一个时钟周期内同时执行多条指令。（2）两个彼此独立高速缓冲存储器，指令与数据高速缓存分离，各自拥有独立空间。（3）全新设计的增强型浮点运算器（FPU），处理器内部采用分支预测技术，大大提高流水线执行效率。1.Pentium系列微机主要特点27第2章（4）系统工作在实地址方式、保护方式、虚拟8086方式及系统管理方式。（5）常用指令固化，把常用指令（如MOV、INC、DEC、PUSH等）改用硬件实现，指令执行速度进一步提高。（6）系统使用64位外部数据总线，大幅度提高数据传输速度。采用PCI局部总线，增强错误检测与报告、支持多重处理等功能。28第2章主要部件包括：总线接口部件；指令高速缓存器；数据高速缓存器；指令预取部件与转移目标缓冲器；寄存器组；指令译码部件；两条流水线整数处理部件(U和V流水线)；浮点处理部件FPU等。2.Pentium微处理器内部结构29分支目标缓冲器控制部件地址通用器（U流水）地址通用器（V流水）整数寄存器组ALU（U流水）ALU（V流水）桶形移位器数据高速缓存（8KB）TLB控制ROM预取缓冲器指令译码器分支检验与目标地址分页部件预取地址指令高速缓存（8KB）TLB浮点部件控制寄存器组加法除法乘法64位数据总线6432位地址总线323232328080总线部件64位数据总线32位地址总线控制总线256图2-16Pentium微处理器内部结构P45：303.Pentium42000年3月推出，新一代高性能32位微处理器；478条引脚；FC-BGA2（第二代反转芯片针脚栅格阵列）封装技术；新式NetBurst处理器结构。第2章31全新一代英特尔迅驰微处理器32Pentium处理器内部16个32位寄存器33Pentium处理器6个16位段寄存器3432位标志寄存器EFLAGS12、13－I/O特权级标志14－嵌套任务标志NT16－恢复标志RF17－虚拟8086方式标志VM18－对准检测标志AC19－虚拟中断标志VIF20－虚拟中断挂起标志VIP21－CPU标识标志ID可用18个标志位35小结8086内部有执行部件EU和总线接口部件BIU，两部件并行操作，减少CPU等待时间，充分利用总线，提高CPU工作效率，加快整机运行速度；本章小结368086编程用14个16位寄存器，分通用寄存器、段寄存器、指针和标志寄存器3类；理解8086引脚信号及功能，明确信号使用特点：何种电平有效、I/O信号或双向信号，控制内存或I/O接口工作信号；小结本章小结37掌握存储器分段、地址换算及端口编址方法；熟悉数据存放和访问方式；理解总线操作和时序原理；了解X86系列产品和Pentium系列微处理器特点及结构，关注微处理器功能和应用技术的发展。小结本章小结38本章思考与练习题解析练习39本章作业P52：五、——1、2、3要求：各题的解答要有相应过程的分析和讨论并说明原因，示意图要画的规范和完整。——下周五上交作业作业40本章内容到此结束祝中秋节快乐！第2章