微机原理 第二章资料

1微型计算机原理及其应用——第二章：8086/8088微处理器合肥工业大学计算机与信息学院2第二章：8086/8088微处理器1.微处理器的结构2.微处理器的内部寄存器3.微处理器的引脚功能4.微处理器的存储器组织5.最大模式和最小模式6.微处理器的时序3第二章：8086/8088微处理器1.微处理器的结构2.微处理器的内部寄存器3.微处理器的引脚功能4.微处理器的存储器组织5.最大模式和最小模式6.微处理器的时序48086/8088微处理器——微处理器的结构8086/8088微处理器•8086/8088微处理器是Intel公司推出的第三代CPU芯片，它们的内部结构基本相同，都采用16位结构进行操作及存储器寻址，但外部性能有所差异，两种处理器都封装在相同的40脚双列直插组件中。58086/8088微处理器——微处理器的结构8086/8088微处理器的编程结构编程结构：是指从程序员和使用者的角度看到的结构，亦可称为功能结构。从功能上来看，8086CPU可分为两部分，即总线接口部件BIU（BusInterfaceUnit）和执行部件EU（ExecutionUnit）。68086/8088微处理器——微处理器的结构8086/8088微处理器的组成总线接口部件（BIU）组成：①段寄存器(DS、CS、ES、SS)；②16位指令指针寄存器IP(指向下一条要取出的指令代码)；③20位地址加法器(用来产生20位地址)；④6字节(8088为4字节)指令队列缓冲器；⑤总线控制逻辑。功能：负责从内存中取指令，送入指令队列，实现CPU与存储器和I/O接口之间的数据传送。执行部件（EU）组成：①ALU(算术逻辑单元)；②通用寄存器(AX、BX、CX、DX)；③专用寄存器(BP、SP、SI、DI)；④标志寄存器(PSW)；⑤EU控制系统。功能：负责分析指令和执行指令。78086/8088微处理器——微处理器的结构BIU和EU的动作协调原则BIU和EU按以下流水线技术原则协调工作，共同完成所要求的任务：①每当8086的指令队列中有两个空字节，BIU就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。②每当EU准备执行一条指令时，它会从BIU部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。在执行指令的过程中，如果必须访问存储器或者I／O端口，那么EU就会请求BIU，进入总线周期，完成访问内存或者I／O端口的操作；如果此时BIU正好处于空闲状态，会立即响应EU的总线请求。如BIU正将某个指令字节取到指令队列中，则BIU将首先完成这个取指令的总线周期，然后再去响应EU发出的访问总线的请求。③当指令队列已满，且EU又没有总线访问请求时，BIU便进入空闲状态。④在执行转移指令、调用指令和返回指令时，由于待执行指令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，BIU会接着往指令队列装入转向的另一程序段中的指令代码。88086/8088微处理器——微处理器的结构BIU和EU的动作协调原则将8086/8088CPU分成二个独立的功能部件使二者能够并行工作，把取指令工作和分析指令、执行指令工作重叠进行，从而提高CPU的工作效力，加快指令的执行速度。指令队列可以被看成是一个特殊的RAM，它的工作原理是先进先出，写入的指令只能存放在队列尾，读出的指令是队列头存放的指令。EU和BIU之间就是通过指令队列联系起来，多数情况下，BIU在不停地向队列写入指令，而EU每执行完一条指令后，就向队列读取下一条指令。二者的动作既独立，又协调。取指令执行指令取指令执行指令取指令执行指令时间取指令取指令取指令取指令取指令得到数据等待执行执行执行BIUEU8位微处理器的执行顺序8086的执行顺序9第二章：8086/8088微处理器1.微处理器的结构2.微处理器的内部寄存器3.微处理器的引脚功能4.微处理器的存储器组织5.最大模式和最小模式6.微处理器的时序108086/8088微处理器——微处理器的内部寄存器8086/8088内部的寄存器可以分为通用寄存器和专用寄存器两大类，专用寄存器包括指针寄存器、变址寄存器等。一.通用寄存器8086/8088有4个16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作数，也可分为8个8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）来使用。其中AX称为累加器，BX称为基址寄存器，CX称为计数寄存器，DX称为数据寄存器，这些寄存器在具体使用上有一定的差别。寄存器用途AX字乘法，字除法，字I/OAL字节乘，字节除，字节I/O，十进制算术运算AH字节乘，字节除BX转移CX串操作，循环次数CL变量移位，循环控制DX字节乘，字节除，间接I/O118086/8088微处理器——微处理器的内部寄存器二.指针寄存器系统中有两个16位的指针寄存器SP和BP，其中SP是堆栈指针寄存器，由它和堆栈段寄存器SS一起来确定堆栈在内存中的位置；BP是基数指针寄存器，通常用于存放基地址。三.变址寄存器系统中有两个16位的变址寄存器SI和DI，其中SI是源变址寄存器，DI是目的变址寄存器，都用于指令的变址寻址方式。128086/8088微处理器——微处理器的内部寄存器四.控制寄存器IP、标志寄存器是系统中的两个16位控制寄存器，其中IP是指令指针寄存器，用来控制CPU的指令执行顺序，它和代码段寄存器CS一起可以确定当前所要取的指令的内存地址。顺序执行程序时，CPU每取一个指令字节，IP自动加1，指向下一个要读取的字节；当IP单独改变时，会发生段内的程序转移；当CS和IP同时改变时，会产生段间的程序转移。标志寄存器的内容被称为处理器状态字PSW，用来存放8086CPU在工作过程中的状态。五.段寄存器系统中共有4个16位段寄存器，即代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES。这些段寄存器的内容与有效的地址偏移量一起，可确定内存的物理地址。通常CS划定并控制程序区，DS和ES控制数据区，SS控制堆栈区。138086/8088微处理器——微处理器的内部寄存器标志寄存器8086/8088内部标志寄存器的内容，又称为处理器状态字(PSW,ProcessorStatusWord)，共有9个标志位。可分成两类：一类为状态标志，一类为控制标志。其中状态标志表示前一步操作（如加、减等）执行以后，ALU所处的状态，后续操作可以根据这些状态标志进行判断，实现转移；控制标志则可以通过指令人为设置，用以对某一种特定的功能起控制作用（如中断屏蔽等），反映了人们对微机系统工作方式的可控制性。状态标志位：CF—进位标志位，做加法时最高位出现进位或做减法时最高位出现借位，该位置1，反之为0。PF—奇偶标志位，当运算结果的低8位中l的个数为偶数时，则该位置1，反之为0。AF—半进位标志位，做字节加法时，当低四位有向高四位的进位，或在做减法时，低四位有向高四位的借位时，该标志位就置1。通常用于对BCD算术运算结果的调整。（例：11011000+10101110=110000110其中AF＝1，CF＝1）148086/8088微处理器——微处理器的内部寄存器标志寄存器状态标志位：ZF—零标志位，运算结果为0时，该标志位置1，否则清0。SF—符号标志位，当运算结果的最高位为1，该标志位置1，否则清0。即与运算结果的最高位相同。OF—溢出标志位，反映运算结果是否超出了8位或16位带符号数所能表达的范围。控制标志位：TF—陷阱标志位(单步标志位、跟踪标志)。当该位置1时，将使8086/8088进入单步工作方式，通常用于程序的调试。IF—中断允许标志位，若该位置1，则处理器可以响应可屏蔽中断，否则就不能响应可屏蔽中断。DF—方向标志位，若该位置1，则串操作指令的地址修改为自动减量方向，反之，为自动增量方向。15第二章：8086/8088微处理器1.微处理器的结构2.微处理器的内部寄存器3.微处理器的引脚功能4.微处理器的存储器组织5.最大模式和最小模式6.微处理器的时序168086/8088微处理器——微处理器的引脚功能8086/8088引脚结构图178086/8088微处理器——微处理器的引脚功能8086/8088引脚结构VCC(40)、GND(1、20)：电源、接地引脚，8088/8086CPU采用单一的+5V电源，但有两个接地引脚。CLK/(Clock，19)：时钟信号输入引脚，时钟信号的方波信号，占空比约为33%，即1/3周期为高电平，2/3周期为低电平，8088/8088的时钟频率（又称为主频）为5MHz，即从该引脚输入的时钟信号的频率为5MHz。RESET(Reset，21)：复位信号输入引脚，高电平有效。8088/8086CPU要求复位信号至少维持4个时钟周期才能起到复位的效果，复位信号输入之后，CPU结束当前操作，并对处理器的标志寄存器、IP、DS、SS、ES寄存器及指令队列进行清零操作，而将CS设置为0FFFFH。READY(Ready，22)：“准备好”状态信号输入引脚，高电平有效，“Ready”输入引脚接收来自于内存单元或I/O端口向CPU发来的“准备好”状态信号，表明内存单元或I/O端口已经准备好进行读写操作。该信号是协调CPU与内存单元或I/O端口之间进行信息传送的联络信号。TEST(Test，23)：测试信号输入引脚，低电平有效。TEST信号与WAIT指令结合起来使用，CPU执行WAIT指令后，处于等待状态，当TEST引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。RD(Read，32，三态)：读控制输出信号引脚，低电平有效，用以指明要执行一个对内存单元或I/O端口的读操作，具体是读内存单元还是I/O端口，取决于控制信号。188086/8088微处理器——微处理器的引脚功能CPU部分引脚的三态性所谓三态是指总线输出可以有三个状态：高电平、低电平和高阻状态。当处于高阻状态时，该总线在逻辑上与所有连接负载断开。198086/8088微处理器——微处理器的引脚功能8086/8088引脚结构NMI(Non-MaskableInterrupt，17)、INTR(InterruptRequest，18)：中断请求信号输入引脚，引入中断源向CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。AD15—AD0(AddressDataBus，2—16，三态)：地址/数据复用信号输入/输出引脚，分时输出低16位地址信号及进行数据信号的输入/输出。A19/S6—A16/S3(AddressStatusBus，35—38，三态)：地址/状态复用信号输出引脚，分时输出地址的高4位及状态信息，其中S6为0用以指示8086/8088CPU当前与总线连通；S5为1表明8086/8088CPU可以响应可屏蔽中断；S4、S3共有四个组合状态，用以指明当前使用的段寄存器，00—ES，01—SS，10—CS，11—DS。BHE/S7(BusHighEnable/Status，34，8086中，三态)：高8位数据允许/状态复用信号输出引脚，输出。分时输出有效信号，表示高8为数据线D15—D8上的数据有效和S7状态信号，但S7未定义任何实际意义。8086/8088总线分时复用含义和特点所谓总线分时复用就是同一总线在不同时间传输的是不同的信号，这些信号的作用是不同的。8086/8088采用总线分时复用方法在不影响CPU功能的情况下，减少了CPU的引脚数目，使系统得到简化。跳转到存储器分段知识208086/8088微处理器——微处理器的引脚功能8086/8088引脚结构SS0(34，8088中)：在8088系统中，该引脚用来与DT/R、M/IO一起决定8088芯片当前总线周期的读写操作。218086/8088微处理器——微处理器的引脚功能8086/8088引脚结构MN/MX(Minimum/MaximumMo