寄存器

功能——接收、存放、传送数据组成——触发器和门电路一个触发器就是一个最简单的寄存器，能存放1位二进制代码，n个触发器能存n位二进制代码。分类：寄存器基本寄存器移位寄存器多位D型触发器锁存器寄存器阵列单向移位寄存器双向移位寄存器5.3.2寄存器5.3.2.1基本寄存器一、多个边沿D触发器构成的简单寄存器并行输入数据并行输出数据数据传递/置数在CP的上升沿时刻Q0Q1Q2Q3=D0D1D2D3n+1n+1n+1n+11Q1Q1DD01DD11Q1DD21Q1DD3CPC1C1C1C1Q0Q1Q2Q3数据输入端数据输出端74116D0D1D2D3Q0Q1Q2Q3集成锁存器异步清零端CR送数控制端LEALEB12LEALEB+=0,CR=1,CR=0,Q0Q1Q2Q3=0000LEALEB+=1,CR=1,Q0Q1Q2Q3=D0D1D2D3n+1n+1n+1n+1nnnQ0Q1Q2Q3=Q0Q1Q2Q3n+1n+1n+1n+1n送数保持寄存器阵列4X4寄存器阵列74170,74LS170含有4个4位的寄存器5.3.2.2移位寄存器一、单向移位寄存器D0DR(3)驱动方程(4)状态方程Q0=D0n+1D0=DR,D1=Q0,D2=Q1,D3=Q2nnn,Q1=Q0n+1n,Q2=Q1n+1n,Q3=Q2n+1n(2)输出方程Qi=Din+1(1)时钟方程1、写方程式CP3=CP2=CP1=CP0=CP(i=0,1,2,3)DR(4)状态方程Q0=D0n+1,Q1=Q0n+1n,Q2=Q1n+1n,Q3=Q2n+1n11011101110111011101右移=DR串行输入端串行输出端左移位寄存器(4)驱动方程D3=DL,D2=Q3,D1=Q2,D0=Q3nnn(3)状态方程Q3=DLn+1,Q2=Q3n+1n,Q1=Q2n+1n,Q0=Q3n+1n(2)输出方程Qi=Din+1(1)时钟方程写方程式CP3=CP2=CP1=CP0=CP逻辑图P352右移寄存器状态方程：Q0=DRn+1Q1=Q0n+1nQ2=Q1n+1nQ3=Q2n+1n左移寄存器状态方程：Q3=DLn+1Q2=Q3n+1nQ1=Q2n+1nQ0=Q1n+1nM=0M=1Q0=MDR+MQ1n+1Q1=MQ0+MQ2n+1nQ2=MQ1+MQ3n+1nQ3=MQ2+MDLn+1nnnnn双向移位寄存器状态方程：•集成双向移位寄存器芯片74LS19474LS194引脚图异步清零左移送数端并行数据输入DSR74LS194Q0Q1Q3Q2D0D1D3D2DSLCPM1M0CR右移送数端并行数据输出移位时钟方式控制M1M0=00，保持M1M0=01，右移M1M0=10，左移M1M0=11，并行置数逻辑图：4位双向移位寄存器74LS194功能表从低位移到高位从高位移到低位清零保持置数保持（P355）CR=1M0=1,M1=1,置数M0=1,M1=0,右移0111n=Q3Q0=DSRn+1Q1=Q0n+1nQ2=Q1n+1nQ3=Q2n+1nQ3nAA时序图：1011011100000111状态方程：74194的级联使用5.3.2.3移位寄存器型计数器1、环形计数器D0D0=Q3n反馈信号：四位环形计数器的状态转换图缺点：1、不能自启动电路。2、没有充分利用电路的状态。特点：在CP的作用下，可以依次循环移位一个1，或者循环移位一个0。有效循环能够自启动的四位环形计数器的状态转换图能够自启动的四位环形计数器tCPtQ0tQ1tQ2tQ3有效循环时序图：2、扭环形计数器D0=Q3n反馈信号：扭环形计数器的状态转换图特点：每次状态变化时仅有一个触发器翻转。能够自启动扭环形计数器的状态转换图通过修改逻辑，变成能够自启动电路。5.3.3顺序脉冲发生器1、计数器型顺序脉冲发生器C11DFF0&&&C11DC11DFF0FF1C11DFF2CP&&&&&P0P1P2P3P4P5P6P7计数器译码器Q0Q1Q2时序图：5.3.3顺序脉冲发生器2、移位寄存器型顺序脉冲发生器由环形计数器构成由扭环形计数器构成本周实验：计数、译码、显示综合实验计数模块：74LS192译码模块：74LS248显示模块：共阴极七段数码管计数模块：74LS192译码模块：74LS248A3A2A1A0abcdefg000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011十进制数输入输出计数、译码、显示电路：六进制计数状态变化：加法计数1Hz脉冲“1”0110&&“1”利用清零端1、首先将74LS192、74LS248及数码管的相应端口连接好。2、外加相应的逻辑门（与非门，74LS00或74LS20），利用74LS192实现一个N进制（N的值自己确定，N10）加法计数器。加法计数1Hz脉冲“1”利用置数端0110&0000“0”1、首先将74LS192、74LS248及数码管的相应端口连接好。2、外加相应的逻辑门（与非门，74LS00或74LS20），利用74LS192实现一个N进制（N的值自己确定，N10）加法计数器。六进制计数状态变化：1、首先将74LS192、74LS248及数码管的相应端口连接好。2、外加相应的逻辑门（与非门，74LS00或74LS20），利用74LS192实现一个N（N的值自己确定，N10）进制加法计数器。在实验报告中记录所设计的加法计数器的工作情况，包括：（1）所设计的加法计数器是多少进制的？（2）画出实现上述计数器的电路的连接图；（3）将电源接通后，数码管的显示情况；（4）如果要将计数的进位输出显示出来，在实验箱上怎样实现？3、检验74LS192在减法计数状态下，对应数码管的显示情况。实验内容及实验报告要求：加法计数1Hz脉冲“1”利用置数端0000“0”192计数状态变化：10001001……时，CO=0；否则CO=1010012COLED灯≥1六进制计数状态变化：