第七章 数字电路基础-2

7.4基本逻辑门电路门电路是构成各种数字电路的基本逻辑单元。性能：逻辑功能和电气特性。7.4.1晶体三极管的开关特性开关元件：二极管、三极管和MOS管。一、晶体三极管的3种工作状态1、放大状态：（1）工作于放大区，发射结正偏，集电结反偏;（2）IB和IC近于正比关系。2、饱和状态：（1）使晶体三极管可靠饱和的条件是：iBIB(sat);（2）VCE(sat)很小，硅管约为0.3伏，锗管约为0.1伏，集电结和发射结均为正偏。（3）集电极回路C－E极间近似于短路，如同一个开关接通。3、截止状态（1）可靠截止条件：VBE0，VBC0，即晶体三极管的发射结和集电结均处于反向偏置。（2）这时晶体三极管的3个电极相当于开关断开。饱和状态的判断方法：（1）求基极临界饱和电流；临界饱和时，vCE=VCC-iCRC=0.7V，即VCB=0V忽略VCE(sat)，IC(sat)≈VCC/RC，IB(sat)=IC(sat)/β（2）求基极电流;iB=(vI-0.7)/RB≈vI/RB（3）判断iB是否大于IB(sat），三极管是否工作于饱和状态。ICBOICEO二、晶体三极管的开关时间晶体三极管的开关过程，是管内电荷建立与消散的过程，因此，晶体管在饱和和截止两种状态之间转换需要一定的时间才能完成。td：延迟时间tr:上升时间ton=td+tr：开启时间ts：存储时间tf：下降时间toff=ts+tf:关断时间7.4.2二极管门电路一、二极管与门实现与逻辑关系的电路称为与门电路，简称与门。输入输出VA(V)VB(V)VC(V)VY(V)00000050050005505000505055005555输入输出ABCY00000010010001101000101011001111输入与输出电压关系逻辑真值表逻辑表达式：Y=A·B·C输入输出VA(V)VB(V)VC(V)VY(V)00000055050505555005505555055555输入输出ABCY00000011010101111001101111011111输入与输出电压关系逻辑真值表逻辑表达式：Y=A+B+C二、或门电路实现或逻辑关系的电路称为或门电路，简称或门。7.4.3晶体三极管非门电路具有非逻辑功能的电子电路，称为非门电路，简称非门。输入输出VA(V)VY(V)0550输入与输出电压关系逻辑真值表输入输出AY0110逻辑表达式：Y=A工作原理：（1）当A、B、C全接为高电平5V时，二极管D1～D3都截止，而D4、D5和T导通，且T为饱和导通，VY=0.3V，即输出低电平。（2）A、B、C中只要有一个为低电平0.3V时，则VP≈1V，从而使D4、D5和T都截止，VY=VCC=5V，即输出高电平。7.4.4复合门电路一个由二极管与门和晶体管非门构成的复合逻辑门，称为二极管－晶体管逻辑门，或称DTL电路。YABC所以该电路满足与非逻辑关系，即：P7.5TTL逻辑门电路：晶体管－晶体管门电路7.5.1TTL与非门的典型电路及工作原理一、典型电路电路组成：输入级：与门；中间放大级；输出级：非门，提高负载能力。二、工作原理该发射结导通，VB1=1V。所以T2、T3都截止。由于T2截止，流过R2的电流较小，可以忽略，所以VB4≈VCC=5V，使T4和T5导通，则有：VO≈VCC-VBE4-VBE5=5-0.7-0.7=3.6（V）（1）输入有低电平0.3V时：（2）输入全为高电平3.6V时:T2、T3导通，VB1=0.7×3=2.1V；由于T3饱和导通，输出电压为：VO=VCES3≈0.3V，这时T2也饱和导通，故有VC2=VE2+VCE2=1V，使T4导通和T5截止。YABC综合上述两种情况，该电路满足与非的逻辑功能，即：7.5.2电压传输特性和干扰容限一、TTL与非门的电压传输特性TTL与非门电压传输特性电压传输特性可分为四部分：ab段：截止区，vI0.6V，VOH=3.6V,T1饱和，T2、T3截止，T4、T5导通。bc段：线性区，0.6VvI1.3V，T2导通，T3截止，vO随vI升高而线性下降。cd段：转折区，vI=1.4V，T3开始导通，输出电压急剧降为低电平。de段：饱和区，vI1.4V，VOL=0.3V。二、干扰容限TTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限或干扰容限。关门电平：在保证输出为额定高电平的90％的条件下，允许的最大输入低电平值，称为关门电平VOFF。开门电平：在保证输出为额定低电平时，所允许的最小输入高电平值，称为开门电平VON。低电平容限电压VNL：在保证输出高电平不低于额定值的90％的前提下，允许叠加在输入低电平上的干扰电压。VNL=VOFF-VIL=0.85-0.3=0.55(V)高电平容限电压VNH：在保证输出低电平不的前提下，允许叠加在输入高电平上的干扰电压（极性和输入信号相反）。VNL=VIH-VON=3.6-1.5=2.1(V)7.5.3TTL与非门的输入特性、输出特性和负载能力一、TTL与非门的输入特性输入特性是描述输入电流和输入电压之间的关系曲线。当输入为低电平时，输入电流方向为流出，电流值比较大，约为1.4mA；当输入为高电平时，输入电流的方向为流入，电流值很小，约为10μA。二、TTL与非门输入端负载特性11CCBEIiiVVvRRR关门电阻：保证TTL与非门输出为标准高电平时，所允许的Ri的最大值，通常Ri≤0.7kΩ。开门电阻：保证TTL与非门输出为标准低电平时，所允许的Ri的最小值，通常Ri≥1.5kΩ。三、TTL与非门的输出特性输出特性：输出电压与输出电流之间的关系曲线。1、输出为高电平时输出特性拉电流负载2、输出为低电平时输出特性灌电流负载四、负载能力扇出系数：一个与非门能带同类门的最大个数，一般为8。扇出系数取决于所带灌电流负载的个数。对拉电流负载，TTL输出为高电平，后级门的输入电流为几十微安，可带同类门较多。7.5.4TTL与非门的转换速度平均延迟时间（传输时间）tpd：信号通过一级门所消耗的时间。导通延迟时间tpd1：从输入波形上升至0.5Vm处至输出波形下降至0.5Vm处的时间。截止延迟时间tpd2：从输入波形下降至0.5Vm处至输出波形上升至0.5Vm处的时间。Tpd=(tpd1+tpd2)/2平均功耗与工作频率的关系：频率越高，功耗越大。8.5.5抗饱和TTL电路：采用肖特基势垒二极管钳位，使晶体管处于非饱和导通或临界饱和导通状态，提高门电路开关速率。7.5.6集电极开路与非门和三态输出与非门实际应用中，有时希望将多个与非门的输出端并联，得到线与功能，当对一般与非门，输出端不能直接并联。为此，专门生产了一种集电极开路输出的门电路，简称OC门。一、集电极开路与非门线与：Y=Y1Y2…Yn二、三态输出与非门（TSL门）输出有三种状态：高电平；低电平；高阻态（开路状态）。工作状态C为控制端；A和B为数据输入端。C=1时，与非门输出为工作状态，称为控制端高电平有效。禁止态7.6MOS逻辑门电路7.6.2CMOS门电路一、CMOS非门结构：工作原理：二、CMOS与非门、或非门和传输门与非门或非门传输门和逻辑符号CMOS电路与TTL电路的连接由于现在大规模集成电路中，存在着TTL和CMOS两种逻辑电路，故经常会遇到两种电路连接问题，即TTL和CMOS电路的接口问题。无论何种门作为驱动门，都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。即要满足下列各式：其中n和m分别为负载电流中IIH、和IIL的个数。一用TTL电路驱动CMOS电路TTL电路系列和CMOS电路系列的参数解决的方法：在TTL电路的输出端与电源之间接入上拉电阻由于IO和IIH都很小，只要RU不是太大，可以做到二用CMOS电路驱动TTL电路用74HC/74HCT系列CMOS电路驱动74系列TTL电路能满足要求，可直接连接。当驱动门的电流不能满足负载要求时：如用4000系列的CMOS门驱动TTL门时，其输出低电平最大电流（0.51mA）小于TTL门的最大输入低电平电流（1.6mA），即不满足可采取的措施为:集成逻辑门使用中多余输入端的处理a.将多余端和使用的输入端并联使用注：这种方法对ECL门使带负载能力下降，对于CMOS门可降低工作速度，增加功耗。b.将多余端悬空或剪掉注：对于TTL门电路，由于输入阻抗小，影响不大；对于CMOS门、ECL门，会使电路不能稳定工作c.依照逻辑门的功能将多余端接固定的电平，如对于与门和与非门，多余端可接高电平；而或门和或非门可接低电平，本章小结数字电路的特点；数制和代码；基本逻辑运算：与、或、非；逻辑函数的四种表示方法：真值表、逻辑表达式、逻辑图和卡诺图；逻辑函数的化简：代数法和卡诺图法；简单的门电路：二极管与门、或门和三极管非门；数字集成电路主要有两大类：TTL集成电路和MOS集成电路。