采用测频原理的数字频率计

武汉理工大学应用设计报告学号：应用设计课程名FPGA原理及应用题目采用测频原理的数字频率计学院信息工程学院专业通信工程班级姓名指导教师陈适2017年6月20日武汉理工大学应用设计报告课程设计任务书学生姓名：刘专业班级：通信1405班指导教师：陈适工作单位：信息工程学院题目:采用测频原理的数字频率计初始条件：VHDL硬件描述语言，QuartusII开发环境要求完成的主要任务:1.采用测频法，设计一个4位十进制数字显示的数字频率计2.其测量的范围为1~9999KHz课程设计进度安排序号阶段内容所需时间1方案设计1天2软件设计2天3系统调试1天4撰写报告1天合计5天指导教师签名：年月日系主任（或责任教师）签名：年月日武汉理工大学应用设计报告目录摘要..............................................................................................................................................IAbstract..........................................................................................................................................II1FPGA、VHDL以及QuartusII简介.........................................................................................11.1FPGA简介........................................................................................................................11.2VHDL简介......................................................................................................................11.3QuartusII简介..................................................................................................................22频率测量原理及方案.................................................................................................................32.1设计要求...........................................................................................................................32.2测频原理..........................................................................................................................33系统设计.....................................................................................................................................43.1系统实现方案提出及确定..............................................................................................43.2系统组成..........................................................................................................................54数字频率计VHDL设计与仿真................................................................................................65心得体会...................................................................................................................................116参考文献....................................................................................................................................12附录...............................................................................................................................................13武汉理工大学应用设计报告I摘要数字频率计是采用数字电路制做成的能实现对周期性变化信号频率测量的仪器。频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值，其扩展功能可以测量信号的周期和脉冲宽度。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差。若使用现场可编程门阵列FPGA来实现，可使整个系统大大简化，而且提高了系统的整体性能和可靠性。本文介绍了测频原理，在此基础上描述了如何通过VHDL语言编程，在QuartusII仿真平台上编译、仿真、调试，设计出一个4位十进制数字显示的数字频率计。关键字：FPGA，数字电路，测频法，数字频率计武汉理工大学应用设计报告IIAbstractDigitalfrequencymeterismadeofdigitalcircuitsystemcanachieveperiodicchangesignalfrequencymeasurementinstrument.Frequencymeterismainlyusedtomeasuresinewave,rectangularwave,trianglewaveandsharppulseandotherperiodicsignalfrequencyvalue.Itsexpansionfunctioncanmeasurethesignalcycleandpulsewidth.Digitalfrequencymeterisatypicalapplicationofdigitalcircuit,theactualhardwaredesignusedmoredevices,wiringismorecomplex,andwillproducerelativelylargedelay,resultinginmeasurementerror.IfthefieldprogrammablegatearrayFPGAisused,thewholesystemcanbegreatlysimplified,andthewholeperformanceandreliabilityofthesystemcanbeimproved.Thispaperintroducestheprincipleoffrequencymeasurement,basedonthedescriptionofhowtousetheVHDLprogramminglanguage,intheQuartusIIsimulationplatformcompiler,simulationanddebugging,thedesignofadigitalfrequency4decimaldigitaldisplaymeter.Keywords:FPGA,digitalcircuit,frequencymeasuringmethod,digitalfrequencymeter武汉理工大学应用设计报告11FPGA、VHDL以及QuartusII简介首先对设计所采用的可编程逻辑器件FPGA、VHDL和QuartusII进行简单的介绍。1.1FPGA简介FPGA是20世纪80年代中期出现的高密度可编程逻辑器件，它一般由布线资源分隔的可编程逻辑单元构成阵列，又由可编程I/O单元围绕阵列构成整个芯片，排列阵列的饿逻辑单元由布线通道中的可编程内连线连接起来实现一定的逻辑功能。一个FPGA包含丰富的具有快速系统速度的逻辑门、寄存器和I/O组成。FPGA/CPLD芯片都是特殊的ASIC芯片，除了具有ASIC的特点外还有一下几个优点：随着超大规模集成电路VLSI工艺的不断提高，单一芯片内部可以容纳上百万个晶体管；FPGA/CPLD芯片出厂前100%都做过测试，不需要设计人员承担风险和费用；用户可以反复地编程、擦除、使用或者在外围电路不动的的情况下，用不同软件就可实现不同的功能，用FPGA/CPLD试制样片，能以最快的速度占领市场。FPGA/CPLD软件包中有各种输入工具、仿真工具、版图设计及编程器等全线产品，使电路设计人员在较短的时间内就可以完成电路的输入、编译、优化、仿真，直至最后芯片的制作。1.2VHDL简介VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言VHDL的英文全写是：VHSIC（VeryHighSpeedIntegratedCircuit）HardwareDescriptionLanguage.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在FPGA/CPLD/EPLD的设计中。当然在一些实力较为雄厚的单位，它也被用来设计ASIC。VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可视部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点。VHDL主要特点有：（1）功能强大、设计灵活武汉理工大学应用设计报告2（2）支持广泛、易于修改（3）强大的系统硬件描述能力（4）独立于器件的设计、与工艺无关（5）很强的移植能力（6）易于共享和复用VHDL系统优势：（1）与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。(2)VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。（2）VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计