电子课程设计报告

I电子技术课程设计报告班级：电子131姓名：热奥安学号：201307020104日期：2015年7月17日1一、一位十进制加法器的设计一、设计目的、任务和要求（一）目的1.掌握加法器相关组合逻辑电路的设计和测试方法2.掌握利用Multisim软件完成数字电路的仿真（二）任务1．根据所掌握的数字电子技术知识设计出一个1位十进制加法器，要求输入和输出的数字用数码管显示出来；2．根据题目选择所用元件或芯片，完成设计方案；3．仿真实现电路；4.撰写报告。（三）要求学生2个人组成一个小组，要求根据上述任务，通过查找资料，完成电路设计及仿真实验，并撰写报告，报告要体现相关原理、设计过程、仿真结果等内容。每一位同学都必须参与每一个工作环节，以小组为单位一起提交所要求的仿真文件、课设报告等相关文档（电子稿和打印稿）。二、设计思路：1位十进制加法器实现的是输入两个一位数使之相加并将得到的结果输出的功能。由此可以分为三个部分：输入部分-加法部分-输出部分。输入部分：若采用十进制数输入，在加法部分需要先将十进制数转换为二进制数，较为麻烦。因此采用的是用二进制数输入加数和被加数，连接七段数码管就能看到对应的十进制数数值。加法部分：选用一块有全加功能芯片（记作芯片I）用于加数与被加数的计算。其中最应该注意的是：两个一位数计算存在进位问题。要解决进位问题就要先了解当十进制数进位时对应的二进制数BCD码需要加上6（即0110）才能使第四位发生进位。因此还需增加一块用于实现修正的全加芯片II。此时又存在另一个问题：什么情况下应该进位？要解决这个问题就要在两块芯片间增加一个判别电路，当芯片I产生进位信号CO时判别电路产生修正信号F，以此驱动芯片II对结果进行修正。研究修正信号F：产生F的条件是芯片I计算得出的结果为10、11、12、13、14或15，有进位信号CO。所以F的函数表达式为：F=CO+F3F2F1F0+F3F2F1F0+F3F2F1F0+F3F2F1F0+F3F2F1F0+F3F2F1F0化简后得：F=CO+F3F2+F3F1。根据两次取反后的表达式可以设计出一个由与非门、非门组成的判别电路。判别到存在进位时芯片II将会在芯片I得到的结果上加0110；不存在进位时芯片I的输出经过芯片II将加0000，结果不发生改变。输出部分：输出部分应由两个七位数码管完成，管I实现十位数的显示，管II实现个位数的显示。管I只需要显示0和1两个数中的一个，所以将加法部分的修正信号F加在管I的第0位上，其余位接0，若不产生修正信号数码管显示0，若产生修正信号数码管显示1。管II需要显示0～9这十个数，四个输入端与芯片II的输出端相接，因为在芯片II中已经有修正结果的操作，所以管II的功能很容易实现。2三、仿真原理图：总原理图：U174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U274LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U3A7406NU4A7400NU5A7400NU6A7410NU7DCD_HEXU8DCD_HEXU9DCD_HEXU10DCD_HEXJ1J2VCC5V四、仿真结果：a)不进位相加：当二者和小于等于9时，无需进位，不用进行其他的任何处理，直接进行加法运行U174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U274LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U3A7406NU4A7400NU5A7400NU6A7410NU7DCD_HEXU8DCD_HEXU9DCD_HEXU10DCD_HEXJ1J2VCC5V(二)进位相加:当合大于等于16时，超过了四位二进制的表时范围对于其结果也要进行加6修正U174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U274LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07U3A7406NU4A7400NU5A7400NU6A7410NU7DCD_HEXU8DCD_HEXU9DCD_HEXU10DCD_HEXJ1J2VCC5V3二、3位二进制同步减法计数器一、设计目的、任务和要求（一）目的1.掌握JK触发器的应用和计数器电路的设计2.掌握利用Mulstim软件完成数字电路的仿真（二）任务1．根据所掌握的数字电子技术知识设计出一个3位二进制同步减法计数器，要求001,110为两个无效状态；2．根据题目选择所用元件或芯片，完成设计方案；3．仿真实现电路；4.撰写报告。（三）要求学生2个人组成一个小组，要求根据上述任务，通过查找资料，完成电路设计及仿真实验，并撰写报告，报告要体现相关原理、设计过程、仿真结果等内容。每一位同学都必须参与每一个工作环节，以小组为单位一起提交所要求的仿真文件、课设报告等相关文档（电子稿和打印稿）。二设计原理及电路对题目进行分析，取状态代码位数n=3。列出状态转移表，001、110为无效状态，不在其中：序号初态次态Q3nQ2nQ1nQ3n+1Q2n+1Q1n+1012345111101101100100011011010010000000111图2.1由此作卡诺图：图2.24对应各状态的次态卡诺图：图2.3Q1n+1图2.4Q2n+1图2.5Q3n+1因此得状态转移方程：1121123nQQQQQQ1212132nQQQQQQ132313nQQQQQ根据1nnnQJQKQ得到对应的各级驱动方程：12JQ132KQQ21JQ231KQQ32JQ31KQ由驱动方程即可设计出用三个JK触发器组成的3位二进制同步减法计数器。5图2.6设计电路的逻辑电路图图2.6四、仿真结果67五、仿真结果分析实验结果可通过数字显示器的数字变化观察计数器的工作情况，容易验证电路是否正确。1.三位二进制减法计数器，小灯会按照111,101,100,011,010,000的顺序循环变化，证明001,110不存在的约束项，电路连接正确。8三、四人表决器的设计一、实验目的：1.掌握数据选择器的应用和组合逻辑电路的设计2.掌握利用Mulstim软件完成数字电路的仿真二、设计原理及步骤：表决器即是有三人或三人以上人同意，则表决结果通过。否则不通过。1、设计中我们设A、B、C、D为表决人，若它们中有三个或三个以上同意为1，则表决结果通过即红灯亮，否则表决不通过即灯不亮。2、作出真值表：3、根据真值表作出卡诺图：CD\AB000111100000000100101101111000109由卡诺图得函数Y的表达式：FABCDABCDABCDABCD取两次反得：FABCDABCDABCDABCDDFABCDABCDABCDABCDD根据表达式，使用Multisim画出仿真图如图。U1A7410NU2A7410NU3A7410NU4A7410NU5A74LS20NVCC5VJ1Key=AJ2Key=BJ3Key=CJ4Key=DLED12、使用八选一数据选择器使用降维法作出卡诺图：C\AB00011110000D010D1D从图中可知：01240DDDD01240DDDD356DDDD71D使用Multisim画出仿真图如图U174LS151D~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7VCC5VJ2Key=BJ3Key=CJ4Key=DLED1J1Key=A10三、仿真结果：（1）使用与非门：未触发：触发：（2）使用八选一数据选择器：未触发：U174LS151D~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7VCC5VJ2Key=BJ3Key=CJ4Key=DLED1J1Key=A11触发：U174LS151D~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7VCC5VJ2Key=BJ3Key=CJ4Key=DLED1J1Key=A