电子技术 触发器(新)

触发器和时序逻辑电路第二十一章第21章触发器和时序逻辑电路21.1双稳态触发器21.2寄存器21.3计数器21.4555定时器及其应用21.5应用举例教学目的和要求：1、掌握R—S触发器、J—K触发器、D触发器的逻辑功能;2、了解寄存器和移位寄存器的工作原理;3、理解计数器的工作原理，会分析简单时序电路;4、了解555集成定时器的工作原理及其构成的单稳态触发器和多谐振荡器的工作原理;难点：1、JK触发器和D触发器2、寄存器和计数器分析3、555集成电路应用5个课时重点：1、基本RS触发器2、可控RS触发器3、JK触发器和D触发器4、寄存器和计数器分析5、555集成电路应用本章作业：第348页起•21.1.1121.1.1421.1.15•21.3.1121.3.12•21.5.4电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点：下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。21.1双稳态触发器21.1.2主从J－K触发器21.1.3维持阻塞D触发器21.1.4触发器逻辑功能转换21.1.1R－S触发器21.1双稳态触发器特点：1、有两个稳定状态“0”态和“1”态；2、能根据输入信号将触发器置成“0”或“1”态；3、输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。21.1.1R－S触发器两互补输出端1.基本R－S触发器两输入端&QQ.G1&.G2SDRD正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010QQ.G1&.&G2SDRD设原态为“0”态1001110触发器保持“0”态不变复位0结论:不论触发器原来为何种状态，当SD=1，RD=0时，将使触发器置“0”或称为复位。QQ.G1&.&G2SDRD01设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1QQ.G1&.&G2SDRD设原态为“1”态0110001触发器保持“1”态不变置位1结论:不论触发器原来为何种状态，当SD=0，RD=1时，将使触发器置“1”或称为置位。QQ.G1&.&G2SDRD11设原态为“0”态010011保持为“0”态(3)SD=1，RD=1QQ.G1&.&G2SDRD设原态为“1”态1110001触发器保持“1”态不变1当SD=1，RD=1时，触发器保持原来的状态，即触发器具有保持、记忆功能。QQ.G1&.&G2SDRD110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0当信号SD=RD=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。QQ.G1&.&G2SDRD10若先翻转基本R－S触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效注意:基本RS触发器低电平有效！1、基本RS触发器是双稳态器件，两输出互补。3、“置位”端SD加有效电平0，触发器置位（Q=1），“复位”端RD加入有效电平0，触发器复位（Q=0）。4、当RD=SD=1，触发器即保持原态。2、有效电平：低电平。5、RD、SD端不能同时为有效电平0。2.可控RS触发器基本R-S触发器导引电路&G4SR&G3C.&G1&G2.SDRDQQ时钟脉冲当C=0时011R，S输入状态不起作用。触发器状态不变11.&G1&G2.SDRDQQ&G4SR&G3CSD，RD用于预置触发器的初始状态，工作过程中应处于高电平，对电路工作状态无影响。被封锁被封锁当C=1时1打开触发器状态由R，S输入状态决定。11打开触发器的翻转时刻受C控制（C高电平时翻转），而触发器的状态由R，S的状态决定。.&G1&G2.SDRDQQ&G4SR&G3C当C=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S输入状态决定。11打开.&G1&G2.SDRDQQ&G4SR&G3C1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1当时钟由1变0后触发器状态不定11.&G1&G2.SDRDQQ&G4SR&G3C可控RS状态表00SR01010111不定Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSRCSDRDC高电平时触发器状态由R、S确定注意:可控RS触发器高电平有效！例：画出可控R－S触发器的输出波形RSC不定不定可控R－S状态表C高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn从触发器主触发器反馈线CCKQRQJSRCF主QJKQSRSCF从QQQQSDRD1互补时钟控制主、从触发器不能同时翻转21.1.2主从JK触发器1.电路结构2.工作原理01F主打开F主状态由J、K决定，接收信号并暂存。F从封锁F从状态保持不变。01CRSCF从QQQQSDRD1RCF主QJKQSCC0110状态保持不变。从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。F从打开F主封锁0RSCF从QQQQSDRD1RCF主QJKQSCC01C01010010C高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。要求C高电平期间J、K的状态保持不变。C下降沿()触发器翻转（F从状态与F主状态一致）。C低电平时,F主封锁J、K不起作用CRSCF从QQQQSDRD1RCF主QJKQSC01RSCF从QQQQSDRD1RCF主QJKQSCC010分析JK触发器的逻辑功能(1)J=1,K=1设触发器原态为“0”态翻转为“1”态110110101001状态不变主从状态一致状态不变0101RSCF从QQQQSDRD1RCF主QJKQSCC010分析JK触发器的逻辑功能(1)J=1,K=1设触发器原态为“1”态翻转为“0”态111001010110状态不变主从状态一致状态不变01J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。01RSCF从QQQQSDRD1RCF主QJKQSCC010(2)J=0，K=1设触发器原态为“1”态翻转为“0”态01100101011001保持原态01RSCF从QQQQSDRD1RCF主QJKQSCC010(2)J=0，K=10101000101设触发器原态为“0”态保持“0”态J=0,K=1时，每来一个时钟脉冲，触发器置0。保持原态01RSCF从QQQQSDRD1RCF主QJKQSCC010(3)J=1，K=0设触发器原态为“0”态翻转为“1”态10011010100101保持原态01RSCF从QQQQSDRD1RCF主QJKQSCC010(3)J=1，K=01010001001设触发器原态为“1”态保持“1”态J=1,K=0时，每来一个时钟脉冲，触发器置1。保持原态RSCF从QQQQSDRD1RCF主QJKQSCC010(4)J=0，K=0设触发器原态为“0”态保持原态00010001保持原态保持原态RSCF从QQQQSDRD1RCF主QJKQSCC010(4)J=0，K=0设触发器原态为“1”态保持原态00100010保持原态保持原态J=0,K=0时，每来一个时钟脉冲，触发器保持原状态。RSCF从QQQQSDRD1RCF主QJKQSCC01001结论：nQJSnKQRC高电平时F主状态由J、K决定，F从状态不变。C下降沿()触发器翻转（F从状态与F主状态一致）。3.JK触发器的逻辑功能Qn10011100Qn01JKQnQn+100011011JK触发器状态表01010101(保持功能)(置“0”功能)(置“1”功能)(计数功能)C下降沿触发翻转逻辑符号CQJKSDRDQSD、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD、RD应接高电平。注：无非法输入说法了！例：JK触发器工作波形CJKQ下降沿触发翻转基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3维持阻塞D触发器1.电路结构反馈线&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3维持阻塞D触发器2.逻辑功能01（1）D=01触发器状态不变0当C=0时110当C=1时0101触发器置“0”封锁在C=1期间，触发器保持“0”不变&G2&G1QQSDRD&G3&G4&G5&G6CD21.1.3维持阻塞D触发器2.逻辑功能01（1）D=10触发器状态不变1当C=0时111当C=1时0110触发器置“1”封锁在C=1期间，触发器保持“1”不变封锁D触发器状态表DQn+10101上升沿触发翻转逻辑符号DCQQRDSDC上升沿前接收信号，（其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后输入D不再起作用，触发器状态保持。即(不会空翻)结论：例：D触发器工作波形图CDQ上升沿触发翻转21.1.4触发器逻辑功能的转换1.将JK触发器转换为D触发器当J=D，K=D时，两触发器状态相同D触发器状态表DQn+10101JKQn+100Qn01010111QnJK触发器状态表D1CQJKSDRDQ仍为下降沿触发翻转2.将JK触发器转换为T触发器（保持和计数）TCQJKSDRDQT触发器状态表TQn+101QnQn(保持功能)(计数功能)JKQn+100Qn01010111QnJK触发器状态表当J=K时，两触发器状态相同3.将D触发器转换为T´触发器（计数）T触发器仅具有计数功能即要求来一个C，触发器就翻转一次。CQD=QD触发器状态表DQn+10101CQQD1、在应用触发器时，要特别注意触发形式（上升沿或下降沿），否则很容易造成整个数字系统工作不正常。2、边沿触发翻转的触发器抗干扰能力强，且不存在空翻，应用较广泛。21.2寄存器（了解）寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n位二进制时，要n个触发器。按功能分数码寄存器移位寄存器21.2.1数码寄存器仅有寄存数码的功能。清零寄存指令通常由D触发器或R-S触发器组成并行输入方式RD..QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d3Q300001101寄存数码1101触发器状态不变21.2.2移位寄存器不仅能寄存数码，还有移位的功能。所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。按移位方式分类单向移位寄存器双向移位寄存器并行输入/并行输出串行输入/并行输出并行输入/串行输出串行输入/串行输出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d根据移位数据的输入－输出方式，又可将它分为四种电路结构：寄存数码1.单向移位寄存器清零D1移位脉冲23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q0QJKF2QJKF1QJKF3数据依次向左移动，称左移寄存器，输入方式为串行输入。QQQ从高位向低位依次输入1110010110011000输出再输入四个移位脉冲，1011由高位至低位依次从Q