电工学 电子技术期末复习,总结

电工学电子技术下册期末总复习第一篇电子器件与电子电路基础本篇的主要内容半导体材料本征半导体P型、N型半导体PN结半导体二极管半导体二极管（一个PN结）二极管的外特性、主要电参数二极管电路组成及电路分析第一章半导体二极管及电路分析结构，导电机理外特性，主要电参数放大电路、开关电路组成及其电路分析晶体三极管（二个PN结）CCCS场效应管（电场控制器件）VCCS结构，导电机理外特性，主要电参数放大电路、开关电路组成及其电路分析1.1.1半导体二极管的结构、特性与参数一、二极管的结构与类型二极管由一个PN结，加相应的电极引线和管壳封装而成。电路符号（P）（N）空心三角形箭头表示实际电流方向：电流从P流向N。本征半导体的电特性硅单晶体的原子结构排列的非常整齐；每个原子外层的四个电子与相邻四周的原子外层电子形成稳定的共价键结构；绝对零度时，价电子无法争脱本身原子核束缚，此时本征半导体呈现绝缘体特性；在室温下，本征半导体非常容易受热激发产生电子—空穴对；这时的载流子浓度称本征浓度，iipn本征浓度随温度的上升而增大，所以本征载流子浓度是温度的函数。二极管杂质半导体N型半导体（主要载流子为电子，电子半导体）P型半导体（主要载流子为空穴，空穴半导体）扩散的结果是使空间电荷区逐渐加宽，空间电荷区越宽。漂移运动P型半导体－－－－－－－－－－－－－－－－－－－－－－－－N型半导体++++++++++++++++++++++++扩散运动内电场EPN结处载流子的运动内电场越强，就使漂移运动越强，而漂移使空间电荷区变薄。伏安特性UI导通压降:硅管0.6~0.7V,锗管0.2~0.3V。反向击穿电压U(BR)死区电压硅管0.5V,锗管0.2V。UIE+-反向漏电流（很小，A级）稳压二极管IZmax+-稳压二极管符号UIUZIZ稳压二极管特性曲线IZmin当稳压二极管工作在反向击穿状态下,当工作电流IZ在Izmax和Izmin之间时,其两端电压近似为常数正向同二极管稳定电流稳定电压二极管的用途：1.整流：将正弦交流信号变为单向信号2.检波：将周期非正弦信号变为单向信号3.钳位：二极管一端与固定电位相连接，另一端不高于（低于）该电位。不同方向钳位构成限幅电路4.开关：用于数字电路5.元件保护：二极管反向并联，限制其端电压6.温度补偿：利用半导体的温度特性三极管特性曲线ICmAAVVUCEUBERBIBUSCUSB实验线路(共发射极接法)CBERC输出特性IC(mA)1234UCE(V)36912IB=020A40A60A80A100A当UCE大于一定的数值时，IC只与IB有关，IC=IB,且IC=IB。此区域称为线性放大区。此区域中UCEUBE,集电结正偏，IBIC，UCE0.3V称为饱和区。此区域中:IB=0,IC=ICEO,UBE死区电压,，称为截止区。截止区发射结和集电结均反偏thBEVv硅管0.5V，锗管0.1V等效电路0,0CBii饱和区发射结正偏，集电结正偏0,0CBBEVv当集电结零偏(vCB=0)时称为临界饱和。VCES称饱和压降，ICS称集电极饱和电流，IBS称基极临界饱和电流。当iB＞IBS时，三极管进入深饱和。IBSICSVCES饱和区模型临界饱和：VCES＝0.7V，深度饱和：VCES≈0.3V等效电路简化等效电路放大区发射结正偏，集电结反偏V7.0,0CEBvi特征是iC仅受iB控制，与vCE的大小基本无关。等效电路BCii输出特性三个区域的特点:(1)放大区BE结正偏，BC结反偏，IC=IB,且IC=IB(2)饱和区BE结正偏，BC结正偏，即UCEUBE，IBIC，UCE0.3V(3)截止区UBE死区电压，IB=0，IC=ICEO0CECBCECcCECCCviivfiRvVi,),(输出回路方程输出特性曲线双极型和场效应型三极管的比较双极型三极管场效应三极管结构NPN型结型耗尽型N沟道P沟道PNP型绝缘栅增强型N沟道P沟道绝缘栅耗尽型N沟道P沟道C与E一般不可倒置使用D与S有的型号可倒置使用载流子多子扩散少子漂移多子漂移输入量电流输入电压输入控制电流控制电流源CCCS(β)电压控制电流源VCCS(gm)双极型三极管场效应三极管噪声较大较小温度特性受温度影响较大较小，可有零温度系数点输入电阻几十到几千欧姆几兆欧姆以上静电影响不受静电影响易受静电影响集成工艺不易大规模集成适宜大规模和超大规模集成第2篇数字电路和系统令开关闭合和灯亮为逻辑“1”，开关断开和灯暗为逻辑“0”时，有如表所示的真值表。1.“与”逻辑关系及运算决定结果成立的所有条件都具备时，结果才成立，这种条件与结果之间的关系称为“与”逻辑。以二只串联开关控制一只电灯为例，只有当二只开关都闭合时，电灯才亮。ABL000010100111该“与”逻辑关系也可写成逻辑表达式形式。BABAfL),(“与”逻辑关系用“与”门逻辑符号表示：从逻辑运算上，是逻辑乘关系，0×0=0，0×1=0，1×0=0，1×1=1这种关系在日常生活中也是非常普遍的。以二只并联开关控制一只电灯为例，当其中一只开关闭合时，电灯就亮。令开关闭合和灯亮为逻辑“1”，开关断开和灯暗为逻辑“0”时，有如表所示的真值表。ABL2202.“或”逻辑关系及运算决定结果成立的所有条件只要有一个具备时，结果就成立，这种条件与结果之间的关系称为“或”逻辑。ABL000011101111BABAfL),(逻辑关系式为：逻辑运算为逻辑加：0+0=0，0+1=1，1+0=1，1+1=1逻辑符号如下：真值表条件A结果L0110逻辑式为：AL是求反运算逻辑符号如下：3.“非”逻辑关系及运算条件具备时，结果不成立，条件不具备时结果成立，这种条件与结果之间的关系称为“非”逻辑真值表二个条件相同时，结果不成立，二个条件相异时，结果成立。条件AB结果L000011101110BABABABAfL),(函数式逻辑符号4.复杂和复合逻辑关系（1）异或逻辑关系二个条件相同时，结果成立，二个条件相异时，结果不成立。条件AB结果L001010100111BABABABAfL),(函数式逻辑符号（2）同或逻辑关系BALBALDCBAL（3）复合逻辑关系它由“与”、“或”、“非”三种基本逻辑关系组合而成。其中后四个定律可以用前四个进行证明成立，也可用真值表证明等式成立。))((CABACBACABACBA)(CBACBACBACBA分配律荻魔根定律令开关合上为“1”，不合为“0”，灯亮为“1”，暗为“0”时真值表ABCLABCL00001000001010110100110001111111（2）函数表达式表示CBAABCBCACABCCBABCACBAfL)(),,(（1）真值表表示（3）逻辑图和波形图表示（4）卡诺图→2.逻辑函数的标准“与—或”表达式三开关控制一只电灯的逻辑问题的三种表达式CBAABCBCACABCCBABCACBAfL)(),,(例2.卡诺图化简结果为:DBACBADCBDACBCDCBDCBAZ),,,(2CBADBCDACDCBAZ),,,(2画出四变量卡诺图3.包围“1”格得原函数，包围“0”格得反函数，经二次求反后分别可用“与非”逻辑和“或非”逻辑实现。卡诺图化简时的一般原则和规律：n21.只能对个相邻方格实施包围，包围圈越大，式子越简；2.小方格可以重复包围，但每一包围必须含有一个未被包围过的方格，否则多余；本章讨论的是实现各种功能逻辑功能的具体电子电路。如实现“与”逻辑功能的具体电路，“或非”逻辑功能的具体电路等等。由于“与”、“或”、“非”、“与非”、“或非”、“与或非”等逻辑功能已经了解。所以，我们只介绍两种主要的电路类型和结构。即电路的基本类型、结构、定性的工作原理、电路的外特性、以及使用时的注意事项等。第二章集成逻辑门电路五、TTL其它逻辑门电路或非门、集电极开路与非门（OC）、三态输出门（TS）等1.TTL或非门BAL2.TTL集电极开路与非门（OC门）CDABLLL21L1L2OC门的线与连接OC门电路符号3.TTL三态输出门EN使能控制端0EN三态门使能，即D1、D2截止，A和L实现了反相输出，；=1，在A=0或1这两种情况下，ENAL注意：三态输出门的电路符号有多种：数据A输出L11110001高阻态00EN1LENA三态门的应用信号双向传输总线结构2.2.3各类门电路应用时的注意事项一、多余输入端的处理（1）对于与非门电路：把多余输入端接正电源或者与有用端并联使用；（2）对于或非门电路：把多余输入端接地或与有用端并联使用，通过电阻接地时，对TTL这只串联电阻阻值只能在500欧姆以下；特别注意：不能把多余输入端悬空。对TTL电路，悬空虽相当于高电平，但易引入干扰；对CMOS电路，悬空低电位，使相应管子截止，破坏了逻辑关系，也会引入干扰。组合逻辑电路的特点是：在任何时刻的输出状态（结果），只决定于该时刻的输入取值。一旦输入取值确定后，输出结果就可以明确确定。它的电路框图如图所示：第3章组合逻辑电路逻辑电路组合逻辑电路时序逻辑电路现时的输出仅取决于现时的输入除与现时输入有关外还与原状态有关§3.1概述1.由给定的逻辑图写出逻辑关系表达式。分析步骤：2.用逻辑代数或卡诺图对逻辑表达式进行化简。3.列出输入输出状态表并得出结论。电路结构输入输出之间的逻辑关系组合逻辑电路分析例：分析下图的逻辑功能。&&&ABFABABBABABABABAFBABABABA任务要求最简单的逻辑电路1.指定实际问题的逻辑含义，列出真值表，进而写出逻辑表达式。2.用逻辑代数或卡诺图对逻辑表达式进行化简。3.列出输入输出状态表并画出逻辑电路图。分析步骤：§组合逻辑电路设计例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为F，多数赞成时是“1”，否则是“0”。2.根据题意列出逻辑状态表。ABCF00000010010001111000101111011111逻辑状态表3.画出卡诺图：用卡诺图化简ABC000111100100100111ABACBCCABCABF4.根据逻辑表达式画出逻辑图。CABCABF&1&&ABBCFCABCABCABCAB&&&&ABCFCABCABF若用与非门实现第四章集成触发器和时序逻辑电路时序逻辑电路的工作特点与组合逻辑电路不同，时序电路某时刻的输出状态不但与该时刻的输入取值有关，还与前一时刻的输出状态有关。因此，必须把前一时刻的输出记忆下来。为此，增加了电路的复杂性。下面是时序电路的基本框图,它由组合电路和记忆电路（触发器）两部分组成。第四章集成触发器第四章集成触发器式中X是电路输入，Z是电路输出，Qn记忆电路的初态，Qn+1是记忆电路的次态。显然，除X以外，其它量都与时钟CP有关，说明电路需要一个时钟脉冲信号来触发或协调工作。),(1nQXfZ),(2niQXfD),(31ninQDfQ触发器部分小结电路结构：基本RS、电平触发、边沿触发（主从触发器）等，可从CP脉冲引入端的符号加以区别。RSQQDRDSR1S1QQ1CCPR1S1QQ1CCP与非门组成的基本RS触发器高电平触发RS触发器低电平触发RS触发器第四章集成触发器D1DQQ1CCPD1DQQ1CCP上升沿触发的D触发器下降沿触发的D触发器J1JQQ1CCPK1KJ1JQQ1CCPK1K上升沿触发JK触发器下降沿触发JK触发器JK端分别有二个与逻辑变量J1JQQ1CCPK1K&&第四章集成触发器逻辑功能RS三