奇偶校验

3.4奇偶校验器为了系统的可靠性，对于位数较少，电路较简单的应用，可以采用奇偶校验的方法。奇校验是通过增加一位校验位的逻辑取值，在源端将原数据代码中为1的位数形成奇数，然后在宿端使用该代码时，连同校验位一起检查为1的位数是否是奇数，做出进一步操作的决定。偶校验道理与奇校验相同，只是将校验位连同原数据代码中为1的位数形成偶数。奇偶校验只能检查一位错误，且没有纠错的能力。奇偶校验器多设计成九位二进制数，以适应一个字节，一个ASCII代码的应用要求。例1：设计一个九位二进制数奇偶校验器。列真值表：1011101110011011010001011100101000101000ABC1E1O卡诺图：101001011011010010ABC写出表达式：CBAABCCBACBACABCBABCACBA1O解：分组进行设计，先设计一个三位二进制数奇偶校验器。设奇偶校验器的输入是A、B、C，输出是偶校验位∑E1和奇校验位∑O1。1O1EABCCBACBACBA1O&≥1ABC画出逻辑原理图111111再设计九位奇偶校验器，它由三个三位奇偶校验器为基础组成，输出信号∑E和∑O。11110011010110010110101011000000O3O2O1O当∑O1为1时，数据中1的个数为偶数，当∑O1为0时，数据中1的个数为奇数。01101001EABCOi三位奇偶校验器九位奇偶校验器真值表：三位奇偶校验器7DE6D5D1D4D3D2D0DO1EO0/三位奇偶校验器三位奇偶校验器三位奇偶校验器九位奇偶校验器7D0D6D设计完毕。EO0/OE11111111111ABCDEFGHIOEVENEODD利用异或门的性质：多变量进行异或运算时，若输入变量取值为1的数目是奇数时输出为1；当输入变量取值为1的数目是偶数时输出为0。当A~I中有奇数个1时，多变量异或门输出为1，即偶校验位∑E=1;当A~I中有偶数个1时，多变量异或门输出为1，即偶校验位∑O=1。74LS280等效逻辑图使用异或门还可以给出以下电路：111111117D6D5D4D3D2D1D0DOE0/EO1奇偶校验器E奇校验应用示意：0DO0D7D7D0奇偶校验器奇校验发生器奇校验检验器例2：海明码校验123124134234PPPBBBBBBBBB校验位数据124113422343BBBPBBBPBBBP发送端校验发生器11ABCiP偶校验CBAPi有四位数据B4B3B2B1需要传输，可以使用海明码进行校验。发送端将数据和校验位按照约定的顺序一并传送到接收端。1213234PPBPBBB无出错位1213234123PPBPBBB000001010011100101110111SSS纠错方法：将出错位变反，即1变0，0变1。icbaiPBBBS112412134232343PBBBSPBBBSPBBBS接收端校验检验器：11aBbBiS1cBiP海明码不能判断多位出错。4B3B3S2B3P11111111112S2P1S4B3B1B3B2B1B1P76543210YYYYYYYYABCB2A21GGG100111NOERROR/4B3B2B1B1B2B3B4B四位海明码检验、纠错逻辑电路138LS743.5二进制数比较器•一位二进制数比较器：00111010011001000100BASBAGBAEBA)()()(BASBAGBABAABBAE&&≥1ABABGES原理图：去除反变量输入：ABGES&&&≥174LS85中采用的典型电路：BABSABAGABABABBABAE•两位二进制数比较器：0011111010011101010110100011100110100101010101001010000110011101000110001101001000101001100100010010010000010000BASBAGBAEbbaa0101a1a0b1b00001000111101110SGbbaabbaabbaabbaaE01010101010101011000010000100001a1a000101011baabbabaGb1b000010001111011100100000011001110a1a0b1b00001000111101110001110110001000000101011baabbabaS如果设计更多位数的二进制数比较器，显然再画真值表、卡诺图就太繁琐了。与多位加法器设计道理一样，可以采用迭代设计（IterativeDesign）。这里Ai和Bi是主输入，Hi是主输出，CI是辅输入，CO是辅输出。1H1ICOC1A0C1B0A1C0B0ICOC0H2ICOC2A1C2B2H3C3ICOC3A2C3B3H迭代电路的基本模型：辅输入辅输出主输入主输出辅输入辅输出主输入主输出辅输入辅输出主输入主输出C0C1Cn……一位二进制数比较器的单元框图：辅输入辅输出主输入1IS2IS1OS2OSiAiBd01BA11BA10BA00SS1OI2OI功能//译码逻辑EGS01IS2IS1OS2OS0A0B0C1IS2IS1OS2OS1C1A1B1IS2IS1OS2OS2C2A2B1IS2IS1OS2OS3C3A3B•四位二进制数比较器的迭代框图111000SS101010SS111111SS111000SS11100100111000SSBABABABA1O2O1O2O1O2O1O2O1I2Iii约束主输入辅输入比较器的单元真值表：0001000111101110dddd0111001000101I2ISSiiBA卡诺图2OSi2Ii2Iii2OBSASBAS0001000111101110dddd1111111110101I2ISSiiBA卡诺图1OS1Iiiii1OSBABAS译码逻辑EGS23OS13OS译码逻辑框图：ddddd100110101000100SGESS13O23O译码逻辑真值表SGdE010123OS13OS译码逻辑卡诺图：13O23O23O13OSSGSSSE译码逻辑表达式：GSE13OS23OS&译码逻辑原理图：11•用多选器实现等值比较器：一位等值比较器：0123001aaaaEXXYMUXiiBA001Y1YBA0YBAiiii时，当时，当01234567DDDDDDDDABCEYMUX7Y1EB2EA2ECBA1A12A0A0EN012BBBY三位等值比较器：6Y5Y4Y3Y2Y1Y0Y•四位并行比较器100EEEE010SEEE001GEEE010SEE001GEE010SE001GE010S001GESGBABABABA01230123012312312323233300112233????表示。用表示；当用表示；当用当iiiiiiiiiEBASBAGBA功能表如右：01230123012312323301230123123233EEEEEEEEEGEEEGEEGEGSEEEESEEESEESESG逻辑表达式：101000010100010001SEG0001011100010001IIIBABABABABABABASEG,迭代输入端变量输出输入有迭代输入端的四位比较器：真值表：SEIIBAG作为一个变量)(EIBAE作为一个变量)(EGIIBAS作为一个变量)(0123AAAA0123BBBBSEGIIIG85LS741234AAAA1234BBBB00B0A构造五位比较器：ES0123AAAA0123BBBBSEGIIISEG85LS741234AAAA1234BBBB00B0A构造九位迭代比较器：0123AAAA0123BBBBSEGIIISEG85LS745678AAAA5678BBBB构造12位并行比较器：见教材P.157图3.100用74LS85构成12位比较器。通过本例可以明了扩展比较器的不同方法。作业：P.169习题3.23对前三章内容进行回顾，“五一”后有课堂测验。