搜索
微电子学概论第五章集成电路设计集成电路设计与制造的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求引言•半导体器件物理基础：包括PN结的物理机制、双极管、MOS管的工作原理等器件小规模电路大规模电路超大规模电路甚大规模电路•电路的制备工艺：光刻、刻蚀、氧化、离子注入、扩散、化学气相淀积、金属蒸发或溅射、封装等工序•集成电路设计：另一重要环节，最能反映人的能动性结合具体的电路，具体的系统，设计出各种各样的电路掌握正确的设计方法，可以以不变应万变，随着电路规模的增大，计算机辅助设计手段在集成电路设计中起着越来越重要的作用5.1集成电路设计特点集成度与设计成本02040608010010100100010000100000集成度（门/chip)设计成本/总成本（%）5.1集成电路设计特点集成度与设计工作量(人工)0.010.111010010100100010000100000集成度（tr/chip)设计工作量（人年）5.1.1设计特点•什么是集成电路？把组成电路的元件、器件以及相互间的连线做在单个芯片上，封装到管壳中，通过外部的引脚完成电路功能。•什么是集成电路设计？根据电路功能和性能的要求，在正确选择电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。5.1IC设计特点和设计信息描述设计的基本过程•功能设计•逻辑和电路设计•版图设计•集成电路设计的最终输出是掩膜版图，通过制版和工艺流片可以得到所需的集成电路。•设计与制备之间的接口：版图设计特点(与分立电路相比)•对设计正确性提出更为严格的要求•测试问题•版图设计，布局布线•分层分级设计(阶层的设计)和模块化设计5.1.1设计特点设计特点和设计信息描述什么是分层分级设计？•将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统一般来说，级别越高，抽象程度越高；级别越低，细节越具体。5.1.1设计特点从层次和域表示分层分级设计思想域：行为域：集成电路的功能结构域：集成电路的逻辑和电路组成物理域：集成电路掩膜版的几何特性物理特性的具体实现层次：系统级，算法级，寄存器传输级(也称RTL级),逻辑级与电路级5.1.1设计特点行为域结构域系统的分层分级物理域芯片模块宏单元标准单元掩模单元晶体管门寄存器CPU,存储器处理器，子系统电路逻辑寄存器算法级系统级系统描述布尔方程微分方程算法描述RTL描述5.1.1设计特点•RTLregister-transferlevel5.1.1设计特点系统行为域结构域物理域系统级性能描述CPU、存储器、控制器等芯片、电路板、子系统算法级I/O算法处理器子系统部件间的物理连接RTL级状态表ALU、寄存器、MUX芯片、宏单元逻辑级布尔方程门、触发器单元布图电路级微分方程晶体管、电阻、电容晶体管布图掩膜版图符号式图版图设计电路图电路设计原理图逻辑设计功能图（数据流图，结构图）功能设计图形描述VHDL语言、Verilog语言内容分类5.1.2设计信息描述设计信息描述的几种方法语言描述功能设计逻辑设计VHDL语言、Verilog语言、逻辑网表、其它逻辑描述语言VHDL描述语言功能设计a=b'逻辑设计电路设计版图设计5.1.2设计信息描述R1R2VccVinVoutGND版图地VoutVinR1VccR25.1.2设计信息描述自顶向下设计（top-down)（1）系统功能设计（2）逻辑与电路设计（3）版图设计5.2IC设计流程系统要求性能功能描述逻辑电路版图制版，圆片制作系统编译逻辑与电路编译版图编译数据库5.2IC设计流程典型的实际设计流程•需要较多的人工干预•某些设计阶段无自动设计软件，通过模拟分析软件来完成设计•各级设计需要验证典型的实际设计流程•1、系统功能设计–目标：实现系统功能，满足基本性能要求–过程：功能块划分，RTL级描述，行为仿真功能块划分RTL级描述（RTL级VHDL、Verilog)RTL级行为仿真：总体功能和时序是否正确功能块划分原则：既要使功能块之间的连线尽可能地少，接口清晰，又要求功能块规模合理，便于各个功能块各自独立设计同时在功能块最大规模的选择时要考虑设计软件可处理的设计级别。5.2.1系统功能设计实际设计流程•系统功能设计–输出：语言或功能图–软件支持：多目标多约束条件优化问题无自动设计软件仿真软件：VHDL仿真器、Verilog仿真器VHDL语言的英文全名是VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage即超高速集成电路硬件描述语言。它是70年代和80年代初，由美国国防部为他们的超高速集成电路VHSIC计划提出的硬件描述语言，它支持硬件的设计、综合、验证和测试。1986年3月，IEEE开始致力于VHDL的标准化工作，讨论VHDL语言标准。IEEE于1987年12月公布了VHDL的标准版本（IEEESTD1076/1987）；1993年VHDL重新修订，形成新的标准即IEEESTD1076-1993)。从此以后，美国国防部实施新的技术标准，要求电子系统开发商的合同文件一律采用VHDL文档。即第一个官方VHDL标准得到推广、实施和普及。•VHDL有过两个标准：–IEEEStd1076-1987(calledVHDL1987)–IEEEStd1076-1993(calledVHDL1993)•VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点一个完整的VHDL设计实例LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy=aWHENs='0'ELSEb;ENDARCHITECTUREone;实体结构体2选1多路选择器的VHDL描述库程序包5.2.2逻辑与电路设计•逻辑和电路设计–概念：确定满足一定逻辑或电路功能的由逻辑或电路单元组成的逻辑或电路结构–过程：A.数字电路：RTL级描述逻辑综合逻辑网表和逻辑图或电路图逻辑模拟与验证，时序分析和优化•难以综合的：人工设计后进行原理图输入，再进行•逻辑模拟电路实现（包括满足电路性能要求的电路结构和元件参数)：调用单元库完成；没有单元库支持：对各单元进行电路设计，通过电路模拟与分析，预测电路的直流、交流、瞬态等特性，之后再根据模拟结果反复修改器件参数，直到获得满意的结果。由此可形成用户自己的单元库5.2.2逻辑与电路设计单元库：一组单元电路的集合经过优化设计、并通过设计规则检查和反复工艺验证，能正确实现所需的逻辑和电路功能以及性能，适合于工艺制备，可达到最大的成品率。元件门元胞宏单元（功能块）基于单元库的描述：层次描述单元库可由厂家提供，可由用户自行建立5.2.2逻辑与电路设计B.模拟电路：尚无良好的综合软件RTL级仿真通过后，根据设计经验进行电路设计原理图输入电路模拟与验证模拟单元库–逻辑和电路设计的输出：网表（元件及其连接关系）或逻辑图、电路图–概念：根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图。–集成电路设计的最终输出。–什么是版图？一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。–版图与所采用的制备工艺紧密相关5.2.3版图设计N阱CMOS工艺流程准备工作p阱n_衬底p+n+p+SSDGGn-MOSp-MOS输出地Vccb（衬底引线）SiO2绝缘层铝N+N+P衬底SgdN阱CMOS工艺流程•P型硅晶片•一个芯片•第一步：N阱生成1、氧化2、光刻一：N阱光刻3、N阱掺杂•第二步：有源区的确定和场氧氧化1、淀积氮化硅层：生成N阱后，首先去除掉硅表面的氧化层。然后重新生长一层薄氧化层，并淀积一层薄氮化硅2、光刻二：场氧光刻，又称为有源区光刻。3、氧化层生长•第三步：生长栅氧化层和生成多晶硅栅电极1、生长栅氧化层：去除掉有源区上的氮化硅层及薄氧化层以后，生长一层作为栅氧化层的高质量薄氧化层2、在栅氧化层上再淀积一层作为栅电极材料的多晶硅3、光刻三：光刻多晶硅•第四步：形成P沟道MOS晶体管1、光刻四：P沟道MOS晶体管源漏光刻2、P沟道源漏区掺杂•第五步：形成N沟道MOS晶体管1、光刻五：N沟道MOS晶体管源漏光刻2、N沟道源漏区掺杂•第六步：光刻引线接触孔1、氧化：源漏掺杂后，去除掉表面的光刻胶和薄氧化层，重新生长一层厚氧化层。由于硅栅的保护作用，其下方的栅氧化层还保留，不会被腐蚀掉，起栅介质作用2、光刻六：引线孔光刻。•第七步：光刻金属互连线1、采用蒸发或者溅射工艺在晶片表面淀积金属化层2、光刻七：互连线光刻。按照电路连接要求，生成互连线，完成管芯的制作。•第八步：光刻钝化孔与通常集成电路一样，为了保护管芯表面，提高使用可靠性，生成管芯后，在表面再淀积一层保护层，又称为钝化层•第九步：后工序加工N阱CMOS工艺流程准备工作版图设计过程：由底向上过程布图规划：（1）在芯片上安置功能块，初步确定功能块的面积形状和相对位置，（2）确定I/O口位置，电源压焊块位置数目，（3）确定芯片面积形状，（4）产生布线网络，规划电源、地线以及数据通道分布，（5）确定时钟位置及分布布局布线：分配更小功能块或基本单元的位置，使芯片面积尽可能小；根据电路的连接关系（连接表）在指定区域（面积、形状、层次）百分之百完成连线，要求布线均匀，优化连线长度、保证布通率。5.2.2版图设计•版图设计过程大多数基于单元库实现（1）全自动软件自动转换到版图，可人工调整（规则芯片）（2）半自动布图规划工具人工进行布图规划：物理划分，芯片面积和形状，单元区位置，功能块的面积形状和相对位置，输入／输出位置，然后自动布线。（3）全人工版图设计：人工布图规划，提取单元，人工布局布线（由底向上：小功能块到大功能块）5.2.2版图设计–版图验证与检查•DRC：几何设计规则检查•ERC：电学规则检查•LVS：网表一致性检查•POSTSIM：后仿真（提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等)，产生测试向量–软件支持：成熟的CAD工具用于版图编辑、人机交互式布局布线、自动布局布线以及版图检查和验证设计规则：版图几何尺寸的绝对量大小以及各层版图之间的对应关系作用：(1)使得版图设计合理(2)减少设计的个人差、随意性以及失误(3)便于计算机自动设计和检查(4)不懂工艺也能够设计版图5.3IC设计规则设计规则的例子（双极）宽度发射极宽度5引线孔宽度3电阻条宽度5隔离槽宽度5引线宽度内5/外10间隔发射极-基区边缘5引线孔-边缘5掺杂区-隔离槽10引线-引线孔2引线-引线5设计规则的例子（Al栅MOS)宽度沟道长度L3引线孔宽度3引线宽度5间隔有源区间隔10引线孔-有源区边缘3栅覆盖有源区2引线-覆盖引线孔2引线-引线间隔5SGDp-Si小结：（1）集成电路设计特点：准确、可测、版图、分层，（学术、技术、艺术）（2）5层次，3个域（3）描述方法：功能，逻辑，电路，版图（4）设计流程：自顶向下----系统、逻辑、版图（5）版图设计：自下向