2.6 ’C54x的片内外设电路

第2章TMS320C54x的硬件结构2.6’C54x的片内外设电路’C54x器件除了提供哈佛结构的总线、功能强大的CPU以及大容量的存储空间外，还提供了必要的片内外部设备。不同型号的’C54x芯片，所配置的片内外设有所不同，这些片内外设主要包括：①通用I/O引脚②定时器③时钟发生器④主机接口HPI⑤串行通信接口⑥软件可编程等待状态发生器⑦可编程分区转换逻辑第2章TMS320C54x的硬件结构1．通用I/O引脚’C54x芯片为用户提供了两个通用的I/O引脚。XF：用于程序向外设传输标志信息。通过此引脚的置位或复位，可以控制外设的工作。分支转移控制输入引脚BIO外部标志输出引脚XFBIO：用来监控外部设备的运行状态。在实时控制系统中，通过查询此引脚控制程序流向，以避免中断引起的失控现象。2.6’C54x的片内外设电路可以用软件控制改变上述引脚状态SSBXXF置1RSBXXF复位为0第2章TMS320C54x的硬件结构2．定时器’C54x的定时器是一个带有4位预分频器的16位可软件编程减法计数器。这个减法计数器每来1个时钟周期自动减1，当计数器减到0时产生定时中断。通过编程设置特定的状态可使定时器停止、恢复运行、复位或禁止。2.6’C54x的片内外设电路第2章TMS320C54x的硬件结构2．定时器’C54x的定时器主要包括3个存储器映像寄存器：定时设定寄存器TIM定时周期寄存器PRD定时控制寄存器TCR●定时设定寄存器TIM它是一个16位减法计数器，映射到数据存储空间的0024H单元。复位或定时器中断（TINT）时，TIM内装入PRD寄存器的值（定时时间），并进行自动减1操作。●定时周期寄存器PRD16位的存储器映像寄存器，位于数据存储空间的0025H单元，用来存放定时时间常数。每次复位或TINT中断时，将定时时间装入TIM寄存器。第2章TMS320C54x的硬件结构2．定时器●定时控制寄存器TCR16位的存储器映像寄存器，位于数据存储空间的0026H单元，用来存储定时器的控制位和状态位，包括定时器分频系数TDDR、预标定计数器PSC、控制位TRB和TSS等。定时中断的周期：CLKOUT×（TDDR＋1）×（PRD＋1）时钟周期分频系数定时周期第2章TMS320C54x的硬件结构3．时钟发生器主要用来为CPU提供时钟信号，由内部振荡器和锁相环（PLL）电路两部分组成。可通过内部的晶振或外部的时钟源驱动。锁相环电路具有频率放大和信号提纯的功能，利用PLL的特性，可以锁定时钟发生器的振荡频率，为系统提供高稳定的时钟频率。锁相环能使时钟源乘上一个特定的系数，得到一个比内部CPU时钟频率低的时钟源。2.6’C54x的片内外设电路第2章TMS320C54x的硬件结构’C54x串行口的配置芯片型号SPBSPMcBSPTMD芯片型号SPBSPMcBSPTMD’C5412000’C5490201’C5420101’C54020020’C5430101’C54090030’C5451100’C54100030’C5461100’C54160030’C5480201’C54200060第2章TMS320C54x的硬件结构5．串行通信接口（1）标准同步串行口SPSP是一个高速、全双工、双缓冲的串行口，提供了与编码器、A/D转换器等串行设备之间的通信，可实现数据的同步发送和接收，能完成8位字节或16位字的串行通信。每个串行口都含有发送数据寄存器DXR、发送移位寄存器XSR、接收数据寄存器DRR和接收移位寄存器RSR，并能以1/4机器周期频率工作。在进行数据的接收和发送时，串行口能产生可屏蔽的收、发中断（RINT和XINT），通过软件来管理数据的接收和发送。整个过程由串行口控制寄存器SPC控制。第2章TMS320C54x的硬件结构5．串行通信接口（2）缓冲同步串行口BSPBSP是一种增强型同步串行口，它是在同步串行口的基础上增加了一个自动缓冲单元ABU。ABU的功能：利用专用总线，控制串行口直接与’C54x的内部存储器进行数据交换。工作方式：非缓冲模式和自动缓冲模式。非缓冲模式：即标准模式，与SP相同。自动缓冲模式：在ABU的控制下，串行口直接与C54x的内部存储器进行16位数据块传输。当传输的数据长度是数据块长度的一半或整个长度时，产生中断。这两种工作模式都提供了包括可编程控制的串口时钟、帧同步信号、可选择时钟和帧同步信号的正负极性等增强功能，能以每帧8位、10位、12位和16位传输数据，最大操作频率为CLKOUT。第2章TMS320C54x的硬件结构5．串行通信接口（4）多路缓冲串行口McBSPMcBSP是一个高速、全双工、多通道缓冲串行接口，可直接与其他’C54x、编码器以及系统中的其他串口器件通信。McBSP提供了全双工通信、连续数据流的双缓冲数据寄存器、接收和发送独立的帧和时钟信号，可以直接与T1/E1帧接口。McBSP在外部通道选择电路的控制下，采用分时的方式实现多通道串行通信，与以前的串行口相比，具有很大的灵活性。第2章TMS320C54x的硬件结构5．串行通信接口McBSP的主要特点：①串行口的接收、发送时钟既可由外部设备提供，又可由内部时钟提供；②帧同步信号和时钟信号的极性可编程；③信号的发送和接收既可单独运行，也可结合在一起配合工作；④McBSP的串行口可由CPU控制运行，也可以脱离CPU通过直接内存的读取操作来单独运行；⑤具有多通道通信能力，可达128个通道；⑥数据的宽度可在8、12、16、20、24和32位中选择，并可对数据进行A律和律压缩和扩展。第2章TMS320C54x的硬件结构6．软件可编程等待状态发生器2.6’C54x的片内外设电路功能：通过软件设置，完成外部总线周期的扩展，从而方便地实现’C54x芯片与慢速的外部存储器和I/O设备的接口。在访问外部存储器时，软件等待状态寄存器（SWWSR）可为每32K字的程序、数据存储单元块和64K字的I/O空间确定0~14个等待状态。第2章TMS320C54x的硬件结构7．可编程分区转换逻辑2.6’C54x的片内外设电路可编程分区转换逻辑也称为可编程存储器转换逻辑。当访问过程跨越程序或数据存储器边界时，可编程分区转换逻辑会自动插入一个周期。当存储过程由程序存储器转向数据存储器时，也会插入一个周期。附加周期可以使存储器在其他器件驱动总线之前允许存储器释放总线，以避免总线竞争。转换的存储块的大小由存储器转换寄存器（BSCR）确定。第2章TMS320C54x的硬件结构7．可编程分区转换逻辑分区转换逻辑自动插入等待周期的几种情况：①一次程序存储器读操作之后，紧跟着不同存储器分区的另一次程序存储器读或数据存储器读操作；②当PS—DS位置1时，一次程序存储器读操作之后，紧跟着一次数据存储器读操作；③对于’C548或’C549，一次程序存储器读操作之后，紧跟着对不同页进行另一次程序存储器读操作；④一次数据存储器读操作之后，紧跟着对一个不同的存储器分区进行另一次程序存储器或数据存储器读操作；⑤当PS—DS位置1时，一次数据存储器读操作之后，紧跟着一次程序存储器读操作。