触发器课件

第七章触发器和时序逻辑电路§7.1概述§7.2触发器的基本形式§7.3触发器按逻辑功能的分类§7.4触发器逻辑功能的转换§7.5触发器应用举例§7.6寄存器§7.7计数器的分析与设计§7.8单稳态触发器§7.1概述触发器触发器输出有两种可能的状态：0、1；输出状态不只与现时的输入有关，还与原来的输出状态有关；触发器是有记忆功能的逻辑部件。按功能分类：R-S触发器、D型触发器、JK触发器、T型等。§7.2触发器的基本形式&a&bQQDRDS反馈两个输入端两个输出端&a&bQQDRDS输入RD=0,SD=1时若原状态：1Q0Q11001010输出仍保持：1Q0Q&a&bQQDRDS输入RD=0,SD=1时若原状态：0Q1Q01111010输出变为：1Q0Q输入RD=1,SD=0时若原状态：1Q0Q10101011输出变为：0Q1Q&a&bQQDRDS输入RD=1,SD=0时若原状态：0Q1Q00110101输出保持：0Q1Q&a&bQQDRDS输入RD=1,SD=1时若原状态：10111001输出保持原状态：0Q1Q0Q1Q&a&bQQDRDS输入RD=1,SD=1时若原状态：1Q0Q01110110输出保持原状态：1Q0Q&a&bQQDRDS输入RD=0,SD=0时0011输出全是1但当RD=SD=0同时变为1时，翻转快的门输出变为0，另一个不得翻转。&a&bQQDRDS基本触发器的功能表RDSDQ11保持原状态0101101000同时变为1后不确定QRDSDQQ1、触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。2、在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置一”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。§7.3触发器按逻辑功能的分类一、RS触发器(可控RS触发器）&c&dQQDRDS&a&bRSCP时钟信号直接置0或置1&c&dQQDRDS&a&bRSCPCP=0时011触发器保持原态CP=1时1RS&c&dQQDRDS&a&bRSCPRS触发器的功能表CPRSQ0φφ保持100保持1011011001111不确定Q简化的功能表RSQn+100Qn01110011不确定Qn+1---下一状态（CP过后）Qn---原状态RDSDRSCQQ逻辑符号例：画出RS触发器的输出波形。CPRSQQSetReset使输出全为1CP撤去后状态不定二、D触发器D&c&dQQDRDS&a&bCP输入端CP=0时，a、b门被堵，输出保持原态：011保持D&c&dQQDRDS&a&bCPCP=1时，a、b门被打开，输出由D决定：若D=01011001D&c&dQQDRDS&a&bCPCP=1时，a、b门被打开，输出由D决定：若D=11100110D&c&dQQDRDS&a&bCPD触发器具有在时钟脉冲上升沿触发的特点。其逻辑功能为：输出端Q的状态随着输入端D的状态而变化，但总比输入端状态的变化晚一步，即某个时钟来到之后Q的状态和该脉冲来到之前D的状态一样。Qn+1=DnRDSDDCQQDQn+10011功能表逻辑符号CPDQQ例：画出D触发器的输出波形。三、T´和T触发器&c&dQQ&a&bCP（1）T´触发器来一个时钟脉冲翻转一次，也叫计数器。RS工作原理100101110假设Q=010来一个时钟翻转一次&c&dQQ&a&bCPT´触发器存在的问题1、计数脉冲必须严密配合，CP脉冲不能太长，否则触发器将产生空翻现象（CP=1期间，输出状态翻转若干次）。2、为了解决空翻现象，可以采用主从方式触发的触发器。R2S2CF从QQCPQQ电路结构CPR1S1CF主QQ反相，不能同时工作工作原理10F主打开F从关闭输出反馈到F主R2S2CF从QQCPQQCPR1S1CF主QQ1输出反馈到F从0CP工作原理F主关闭F从打开0R2S2CF从QQQQCPR1S1CF主QQ由此可见，主从触发器一个CP只能翻转一次。翻转时刻描述：前沿处，输出交叉反馈到F主。后沿处，输出传递到F从翻转完成。CPRDSDCQQCP边沿处翻转CP负沿处翻转逻辑符号时序图CPQ下降沿翻转！（2）T触发器T触发器与T´触发器无本质区别，只是加入了控制端T。R2S2CF从QQR1S1CF主QQCPQQCPTT=0时CP不起作用，T=1时与T´相同。T01nQnQ1nQ功能表RDSDCQQT逻辑符号时序图CPQT（3）JK触发器QQR2S2CF从QQR1S1CF主CPQQCPKJJK触发器的功能最完善，有两个控制端J、K。JK触发器的功能=0=0被封锁保持原态J=K=0时：R2S2CF从QQR1S1CF主CPQQCPKJJK触发器的功能=1=1相当于T触发器T=1J=K=1时：R2S2CF从QQR1S1CF主CPQQCPKJJK触发器的功能=0=1Qn=0时01Qn+1=11J=1，K=0时：分两种情况（Q=0,Q=1）R2S2CF从QQR1S1CF主CPQQCPKJJK触发器的功能=0=1Qn=1时1000F主被封保持原态Qn+1=1R2S2CF从QQR1S1CF主CPQQCPKJJK触发器的功能=1=0Qn+1=0同样原理：J=0，K=1时：R2S2CF从QQR1S1CF主CPQQCPKJJKQn+100Qn01010111nQ功能表逻辑符号RDSDCQQKJ由以上功能可以看出：它既有记忆功能（当J=K=0时），又能置0（J=0,K=1）、置1（J=1,K=0),而且还能计数（J=K=1时)，所以它的功能最完善。时序图CPKJQJQ保持T1.JK触发器转换成D触发器CQQKJDCP§7.4触发器逻辑功能的转换2.JK触发器转换成T触发器CQQKJTCP3.D触发器转换成T´触发器CQQDCP§7.5应用举例例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。CLRDCPQQCLRDCPQQCLRDCPQQCLRDCPQQ1QQ11D2QQ22DGND4QQ44D3QQ33D时钟清零USC公用清零公用时钟74LS175管脚图+5V1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4CLRCP&1&2&2清零CP赛前先清零0输出为零发光管不亮1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4CLRCP+5V&1&2&2清零CP1反相端都为11开启1Q1Q2Q2Q3Q3Q4Q4QD1D2D3D4CLRCP&1&2&2清零CP+5V若有一按钮被按下，比如第一个钮。=1=000被封这时其它按钮被按下也没反应时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。时序逻辑电路的特点在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。组合逻辑电路存储功能............XYZW§7.6寄存器寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。一个触发其只能寄存一位二进制数。寄存器存取数据分为：并行和串行两种。数码寄存器和移位寄存器。Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)四位数码寄存器一、数码寄存器(寄存数码和清除原有数码的功能）二、移位寄存器所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器和双向移位寄存器三种：寄存器左移(a)寄存器右移(b)寄存器双向移位(c)根据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出QQDQQDQQDQQD&&&&A0A1A2A3SDRDCLRLOAD移位脉冲CP0串行输出数据预置3210存数脉冲清零脉冲四位串入-串出的左移寄存器初始状态：设A3A2A1A0＝1011在存数脉冲作用下，也有Q3Q2Q1Q0＝1011。D0＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出3210下面将重点讨论兰颜色的那部分电路的工作原理。D0＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出3210101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初态Q3Q2Q1Q0＝1011QQDQQDQQDQQD移位脉冲CP0串行输出3210用波形图表示如下：101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初态Q3Q2Q1Q0＝1011Q3Q2Q1Q0CP110100110011000100000000QQDQQDQQDQQD移位脉冲CP0串行输出3210四位串入-串出的左移寄存器：D0＝0D1＝Q0D2＝Q1D3＝Q2QDQQ3DQDQD移位脉冲CP0串行输出Q1Q2Q0四位串入-串出的右移寄存器：D1＝Q2D2＝Q3D3＝0D0＝Q1四位串入-串出的左移寄存器：D0＝LD1＝Q0D2＝Q1D3＝Q2四位串入-串出的右移寄存器：D1＝Q2D2＝Q3D3＝RD0＝Q1“L”即需左移的输入数据“R”即需右移的输入数据VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194右移串行输入左移串行输入并行输入VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS1940111100011011直接清零保持右移(从QA向右移动)左移(从QD向左移动)并入CLRCPS1S0功能§7.7计数器的分析与设计一、计数器的功能和分类1.计数器的功能记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。2.计数器的分类同步计数器和异步计数器。加法计数器、减法计数器和可逆计数器。有时也用计数器的计数容量(或称模数)来区分各种不同的计数器，如二进制计数器、十进制计数器、二－十进制计数器等等。（一）、计数器的分析二、异步计数器的分析Q2D2Q1D1Q0D0Q2Q1Q0CP计数脉冲在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“异步计数器”。三位二进制异步加法计数器例1.三位二进制异步加法计数器。Q0D0Q1D1Q2D2Q0Q1Q2CP计数脉冲三位二进制异步加法计数器Q2Q1Q0QQ01000101010101000101011011100000101思考题：试画出三位二进制异步减法计数器的电路图，并分析其工作过程。优点：电路简单、可靠缺点：速度慢小结：1、三级触发器组成的计数器，每8个脉冲循环一次，所以称三位二进制计数器（或称8进制、模8计数器）。退而广之，n个触发器串联，则可组成模数为2n的计数器。2、由波形图可见，Q波形的频率是CP波形频率的一半，为分频器。3、计数顺序，每经一个时钟，自动加1，因此称加法计数器；4、构成减法计数器。三、同步计数器的分析在同步计数器中，各个触发器都受同一时钟脉冲------输入计数脉冲的控制，因它们状态的更新几乎是同时的，故被称为“同步计数器”。例2.三位二进制同步加法计数器三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CPQ2Q2J2K2Q1Q1J1K1