搜索
-1-微星MS7309主板时序第一部分：等待开机待机有三个条件：3VSB、25M晶振、PWRGD_SB。一、纽扣电池供电：纽扣电池（此时不插电源线）BAT经过双二极管D22以及D28为桥（PBGA692）提供基本供电VBAT，25M晶振起振。同时BAT还通过双二极管D22和电阻R699产生VBAT0链接到F71882的82脚，用于检测电池电量。-2-VBAT通过R6产生信号COPEN#送到I/O（F71889ED的83脚，使该脚为高电平。二、插入ATX电源，+5SB为主板供电1、5VDRV1的产生：当插入ATX电源，+5VSB为主板的部分电路供电，I/O的71脚（VCCGATE）为高电平，通过Q41产生5VDRV1.它的主要作用控制Q37-3-的导通，提升3VDUAL的输出功率（用UP7704产生）；应用在3VSB_WAKE产生电路，同样提升3VSB_WAKE的功率。-4-2、VCC_5SB的产生：当插入ATX电源，+5VSB通过Q110转换成VCC_5SB，主要是把电流从4A降低到2A。5VSBDRV1的产生：IO的72脚产生DUALGATE信号，VCC5_SB经电阻R465和R466分压，产生此信号。3、+3.3VDUAL的产生：产生方式可以有两种，一是通过1117来产生，二是通-5-过UP7501来产生。（1）、通过U28（RC117S）产生：通过（2）通过UP7704产生，其2脚受控于信号sys5VSB_OFF，这个信号由IO的47脚产生，同时控制USB接口和5vSBPOWERSWITH。4、VSB3V的产生：3VDUAL（1.2A）通过D32产生VSB3V为IO的65脚供电。-6-5、POWERGOOD_SB的产生IO在工作条件正常的情况下，由81脚发出RSMRST#到桥的H6端（PWRGD_SB）通知桥电源准备好，DUAL电源稳定后该信号为高电平，同时加到Q80的G极，使Q80导通，3VDUAL代替CMOS电池为IO供电。-7-6、25M晶振要起振，两脚要有1.5V左右的电压，并且要有压差。第二部分：开机过程1、开机针PWSW+通过电阻R416接地，+5SB通过R417连接到PWSW-，提供上拉；当按下电源开关，产生信号PSIN#，通过R418送到IO的第76脚，77针产生信号PWRBTN#送到桥的G4端，桥依次拉高SLP_S5#、SLP_S3#，这两个信号分别送到IO的73脚、75脚，79脚产生信号PS_ON#直接拉低ATX电源的16Pin的电压，ATX电源开始启动，提供5V、±12V、3.3V电压。-8-2、ATX_PWROK信号当ATX电源的各种供电稳定后，延迟300-500毫秒，ATX电源的8脚产生信号ATX_PWROK，这个信号分三路，第一路送到5VDIMM产生电路（参考下页图）；第二路送到DDR1.8V产生电路；第三路送到IO的第74针。-9-3、5VDIMM的产生：ATX_PWROK、SLP_S5#、SLP_S3#同时作用于UP7501M8使其7、8脚分别产生5VSB_DRV和5VCC_DRV，控制Q7（NP_P2003ND5G_TO252-5-RH）输出5VDIMM，为VCC_DDR产生电路供电，同时输出USB_DRV信号控制基准参考电压的产生，同时输出到USB接口供电电路。4、参考电压的产生：在5VDIMM的产生过程，产生USB_DRV信号，桥的D2、E2端分别输出总线的时钟信号和数据信号（3.V高电平），在供电正常的情况下，UP6264输出1.5V基准电压、1.2V基准电压、0.9V芯片基准电压。-10-5、内存供电：UP6103的5脚VCC供电，通过双二极管D4供电；+12V通过D4、D5送到1脚BOOT，在参考电压正常的情况下，通过2、4脚输出UG、LG驱动Q16和Q15产生内存供电VCC_DDR（1.8V18A）。内存电路基准电压是由UP7711产生的。VTT_DDR（0.9V0.83A）-11--12-6、MEM_VLD信号的产生VCC_DDR产生后，加到Q33（CMKT3904-SOT363-6）的5脚，6脚产生MEM_VLD信号，送到桥的J3端，通知桥内存供电已经稳定。-13-7、DDR_PWRGD产生：当内存供电产生后，由Q9产生DDR_PWRGD信号，送到940座的F3端，通知CPU内存供电已经准备好。8、桥的主供电VCC1.2以及桥PWR_GD的产生在电压参考正常时，由LM358和Q30产生1.2V（10.5A）桥PBGA692的主供电，ATX_PWROK这个信号通过D16和Q32产生信号PWR_GD，送到桥的G2端，通知桥主板ATX电源供电都已经准备好。-14-8、MEM_VLD信号：当内存供电产生后，由Q33产生信号MEM_VLD，送到桥的J3端，通知桥内存供电已经稳定。-15-9、VCORE_EN信号当桥收到MEN_VLD信号以后，由桥的J2端发出VCORE_EN信号，通过电阻R333和Q34产生VCORE_EN#信号，通过Q3控制电源管理芯片ISL6323的24Pin（EN端）。-16-10、CPU主供电VCCP电源IC（ISL6323）在+12V、5V供电正常的情况下，并且收到CPU发出的VID信号、EN端为高电平时，产生CPU的主供电。（共三相供电，下图为其中一相）。-17--18--19-11、CPU_VLD信号当CPU的主供电VCCP稳定后，电源IC的37Pin发出VDDPWRGD信号，送到桥的J1端，通知桥CPU的供电已经稳定，桥的J4端发出总线电压开启信号。-20-12、总线供电：HT_VDD的产生桥收到CPU_VLD信号后，由J4端发出MCPVDD_EN信号，通过Q35、U16输出总线供电电压VCC1_2HT。-21-13、HT_VLD信号当VCC1_2HT供电稳定后，通过Q35产生HT_VLD信号，送到桥的H3端，通知桥总线供电已经正常。14、CPU的PG信号：当电源IC正常工作后，由37脚发出VDDPWRGD信号，这个信号通过Q5转换成CPU_GD信号，送到940接口C9端，通知CPU主供电就绪。-22-第三部分：复位电路1、CPU复位：桥收到HTT_VLD信号，并且各种供电正常时，发出各路复位信号。桥的G3产生IMC_CRST#信号，控制三极管Q24的1端，6脚产生CPU_TRST#信号，送到CPU的AJ10端，使CPU复位。在前面所需的供电和信号正常以及VDDA2.5V供电正常，CPU收到复位信号CPU_TRST#和CPU_GD信号，主板时序完成，开始寻址跑码。-23-2、IO复位：桥的D9（LPC_RESET）端送出信号SIO_RST#信号，到IO的27脚，使IO复位。3、网卡和PCI_E的复位：桥的AH29端（PE_RESET）产生信号PE_RST#，通过R314送到网卡（RTL8111DL）的27Pin，使网卡复位；送到PCI_E的A11脚，使PCI_E设备复位。-24-4、PCI设备的复位：桥的C13和G14分别产生PCIRST_SLOT1#和PCIRST_SLOT2#复位信号，使PCI设备的A15端复位。5、硬盘的复位：IO复位正常后，其62Pin发出HD_RST#信号，使IDE硬盘复位。-25-第四部分：1、系统总线的时钟信号SMBCLK和数据信号SMBDATA：是由桥的D2、E2端产生。送到CPU供电电路：PCI_EX1和PCI_EX16-26-PCI_SLOT1：网卡RTL8111DL：基准电压产生电路：2、信号：SYS5VSB_OFF由IO（F71889ED）47脚产生控制5VSB的开关-27-控制USB模式控制3VDUAL的产生：-28-IO的48脚输出信号3VSB_LAN_EN#的作用：产生3VSBWAKE供电。再通过UP7707产生DVDD12的网卡供电（12V）-29-第五部分：BIOS电路：SPI(SerialPeripheralInterface--串行外设接口)总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。SPI有三个寄存器分别为：控制寄存器SPCR，状态寄存器SPSR，数据寄存器SPDR。SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。接口包括以下四种信号：（1）MOSI–主器件数据输出，从器件数据输入（2）MISO–主器件数据输入，从器件数据输出（3）SCLK–时钟信号，由主器件产生（4）/SS–从器件使能信号，由主器件控制,有的IC会标注为CS(Chipselect)SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCK（时钟），CS（片选）。（1）SDO–主设备数据输出，从设备数据输入（2）SDI–主设备数据输入，从设备数据输出（3）SCLK–时钟信号，由主设备产生-30-（4）CS–从设备使能信号，由主设备控制4、AM2的供电：VDDA25、VCC1_2HT、VCCPMCP6_P供电：VCC1.2、VCC3、VCC1_2HT、3VDUAL6、USB接口：-31-后置USB接口-32-前置USB接口-33-附录：芯片针脚功能-34--35--36-