数字电路：全加器比较器

14.2二进制运算电路1半加器和全加器的运算逻辑•半加器•全加器2集成多位加法器芯片•串行进位加法运算•超前进位集成4位加法器74LS283•全加器的应用2ABSC∑∑AiBiCi-1CiSi分为不考虑低位来的进位和考虑低位进位两种情况半加器全加器两个1位二进制数相加的过程3不考虑低位进位，将两个1位二进制数A、B相加的逻辑运算•半加器的真值表•逻辑表达式•逻辑图1000C011110101000SBA半加器的真值表BABASC=ABAB=1&C=ABBASBABAABSABC&&&&1ABSC1.半加器（HalfAdder）1-2半加器和全加器41110111010011100101001110100110010100000CiSiCi-1BiAi全加器真值表全加器进行加数、被加数和低位来的进位信号的相加01011010SiAiCi-1Bi00100111CiAiCi-1Bi2.全加器（FullAdder）11111iiiiiiiiiiiiiiiiCBACBACBACBACBAS11iiiiiiiCACBBAC5逻辑图AiBiCi-1CiSi∑CICO全加器逻辑图与实现电路AiBi=1&&&Ci-1=1SiCi实现电路6AiBi=1&ABCi-1=1&≥1SiCi半加器半加器两个半加器构成一个全加器711011001+011010011两个二进制数相加时，也分为不考虑低位来的进位和考虑低位进位两种情况。同时必须考虑各个位的进位两个4位二进制数相加的过程83集成多位加法器芯片1.串行进位加法器----采用四个1位全加器组成A0B0A1B1A2B2A3B3S0S1S2S3C-10C3C0C1C2FA0FA1FA2FA3在电路上如何实现两个四位二进制数相加？A3A2A1A0+B3B2B1B0•低位的进位信号送给邻近高位作为输入信号•任一位的加法运算必须在低一位的运算完成之后才能进行•串行进位加法器运算速度不高。92.超前进位集成4位加法器74LS283VCCB3S3COA2S2A3B212345678910111213141516S1B0C–1GNDA1S0A0B1A3B2A2B1A1B0A0C–174283B3COS3S2S1S074LS283逻辑框图74LS283引脚图10•进位输入是由专门的“进位逻辑门”来提供超前进位加法器使每位的进位直接由加数和被加数产生，而无需等待低位的进位信号A0B0A1B1A2B2A3B3S0S1S2S3C-10C3C0C1C2FA0FA1FA2FA3C0进位逻辑C1进位逻辑C2进位逻辑C3进位逻辑A0B0C-1A0B0C-1A1B1A2B2A0B0C-1……A3B3A0B0C-1……3.超前进位加法原理•该门综合所有低位的加数、被加数及最低位进位输入1174LS283逻辑图1&&&&CO(C3)&&1&&&P3S3=1C2&P2S2=1&1&&P1S1S0=1=11&&1&1&&B3A3B2A2B1A1B0A0C-1≥1≥1≥1≥1≥1≥1≥1≥1P0C1C0C-1123.超前进位加法器74LS283的应用例1用两片74LS283构成一个8位二进制数加法器A4B4A5B5A6B6A7B774283（2）74283（1）C–1COC–1COS3S2S1S0S7S6S5S40C7S3S2S1S0S3S2S1S0A0B0A1B1A2B2A3B3A0B0A1B1A2B2A3B3A0B0A1B1A2B2A3B3在片内是超前进位，而片与片之间是串行进位。13B1B0B3B2A1A0A3A2S374283S2S1S0C–1CO0余3码输出8421码输入余3码输出1100例2用74LS283构成8421BCD码转换为余3码的码制转换电路8421码余3码000000010010001101000101+0011+0011+0011CO14补码和反码的关系式:N补=N反+1。a)反码和补码这里只讨论数值码，不包括符号位原码自然二进制码反码将原码中的所有0变为1，所有1变为0后的代码。反码与原码的一般关系式：N反=（2n1）N原补码N补=2nN原原码：000101反码：111010111111补码：111011例3*利用加法器完成减法运算15b)加补码完成减法运算1）AB0的情况。0101A1110B反+11010000100补码和反码的关系式:N补=N反+1进位反相借位2）AB0的情况。0001A1010B反+101100借位11100进位反相0101-000101000001-0101-0100结果表明，在A–B0时，借位信号为0，所得的差就是差的原码。在A–B0时，借位信号为1，所得的差是差绝对值的补码。16D3D2D1B3A3B2A2V借位信号B3B2B1B0=1=1=1=1A3A2A1A0四位加法器2S3S2S1S0四位加法器1D3D2D1D0C-111111B1A1B0A0S3S2S1S0D01c)由加补码完成减法运算的减法器电路174.3数值比较器1数值比较器的逻辑功能2集成4位数值比较器74LS85集成数值比较器74LS85的功能数值比较器的位数扩展181数值比较器的逻辑功能输入输出ABFABFABFA=B00001010101010011001BAFBABAFBAABBAFBA1位比较器真值表1位数值比较器对两个1位二进制数A、B进行比较数值比较器完成对两个二进制数A、B进行大小比较•真值表•逻辑表达式•逻辑图BA11&&≥1FA＞BFA=BFA＜B1位数值比较器的逻辑图19•先从高位比起，高位不等时，即可区别数值的大小•当高位相等，再比较低位数，比较结果由低位决定2.多位数值比较器的设计原则20A0B0A1B1A2B2A3B3IA＞BIA＜BIA=BFA＜BFA=BFA＞B74LS8512345678910111213141516B3IA＜BIA=BIA＞BFA＞BFA=BFA＜BGNDVCCA3B2A2A1B1A0B074LS85的引脚图74LS85比较器不仅能完成两个4位二进制数的大小比较，还能扩展为更多位数的数值比较74LS85的示意框图3.集成4位数值比较器74LS8521输入输出A3B3A2B2A1B1A0B0IABIABIA=BFABFABFA=BA3B3××××××HLLA3B3××××××LHLA3=B3A2B2×××××HLLA3=B3A2B2×××××LHLA3=B3A2=B2A1B1××××HLLA3=B3A2=B2A1B1××××LHLA3=B3A2=B2A1=B1A0B0×××HLLA3=B3A2=B2A1=B1A0B0×××LHLA3=B3A2=B2A1=B1A0=B0HLLHLLA3=B3A2=B2A1=B1A0=B0LHLLHLA3=B3A2=B2A1=B1A0=B0××HLLHA3=B3A2=B2A1=B1A0=B0HHLLLLA3=B3A2=B2A1=B1A0=B0LLLHHL74LS85功能表22用两片7485组成8位数值比较器（串联扩展方式）010A0B0A1B1A2B2A3B3A4B4A5B5A6B6A7B7A0B0A1B1A2B2A3B3A0B0A1B1A2B2A3B3IA＞BIA＜BIA=BFA＜BFA=BFA＞BC0IA＞BIA＜BIA=BFA＜BFA=BFA＞BC1FA＜BFA=BFA＞B低位片高位片低四位高四位输出在位数较多或比较速度有要求时应采取并联方式4.集成数值比较器的位数扩展（串联方式）23A0B0A12B12IA＜BIA=BIA＞BFA＜BFA＞BC3A1B1A2B2A3B3A15B15A8B8A0B0IA＜BIA=BIA＞BFA＜BFA＞BC2A1B1A2B2A3B3A4B4A0B0A0B0IA＜BIA=BIA＞BFA＜BFA＞BC1A1B1A2B2A3B3A0B0IA＜BIA=BIA＞BFA＜BFA＞BC0A1B1A2B2A3B3B0A1B1A2B2A3B3A0001001001001001FA＜BFA＞BFA=BC4IA＜BIA=BIA＞BB3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12输出5.用74LS85组成16位数值比较器（并联扩展方式）24ABCF2F1∑CICOBASDEF3∑CICOBASF∑CICOBAS补充题：下图中若A、B、C、D、E分别为表决按钮，试分析电路功能。