搜索
第2章8086与80x86系列微处理器本章内容提要2.18086微处理器概览2.28086系统构成2.38086总线时序2.4新型微处理器与新型主板简介2.5微型计算机常用系统总线简介2.18086微处理器概览2.1.1引脚定义与功能8086微处理器是一个双列直插式、具有40个引脚的器件，受封装引线数目限制，涉及某些引线用来传送多于一种类型的信号.根据所连的存储器和外设的规模，8086可以有两种不同的工作模式。最小模式：系统中只有一个8086微处理器的情况，所有的总线控制信号都直接由8086CPU产生；最大模式：系统中总是包含两个或多个微处理器，其中一个主处理器就是8086，其它的处理器称为协处理器。例如可以接入数值运算协处理器8087，输入输出协处理器8089。引脚33决定工作模式:两种模式下引脚24~31有不同的名称和意义8086CPU的两种工作模式p42引脚功能引脚所起的作用，从引脚名称上大致可以反映出来，是记忆的基础。有的引脚功能单一；有的引脚配合不同的用法有不同的功能；有的引脚在不同的时间段里有着不同的功能；还有的引脚可以通过初始化编程来设计它的功能和属性。引脚的流向指引脚的方向是从芯片本身流向外部（输出）还是从外部流入芯片（输入），抑或是双向。譬如，CPU的地址线是输出的；数据线是双向的；部分控制线是输出的，部分控制线是输入的有效方式引脚发挥作用时的特征。引脚有两种有效方式，一种是电平有效（高电平和低电平），另一种是边沿有效（上升沿有效和下降沿有效，主要针对输入）。低电平有效的引脚--通常在引脚名上加一条小横线（或加“*”）三态能力1．地址/数据总线AD15~AD0：双向、三态，采用分时复用方式，输出低16位地址或传送数据。2．地址/状态总线A19/S6、A18/S5、A17/S4和A16/S3：三态，采用分时复用方式，输出高4位地址或状态信息。S6：S5：S4和S3：CPU当前是否连在总线上标志位IF的当前状态3．控制总线BHE/S7：MN/MX：三态输出，采用分时复用方式，允许使用高8位数据线或输出状态信息。工作方式控制信号，输入。RD：读信号，三态输出，低电平有效。TEST：测试信号，输入，低电平有效。READY：RESET：准备就绪信号，输入，高电平有效。复位信号，输入，高电平有效。INTR：可屏蔽中断请求信号，输入，高电平有效。NMI：不可屏蔽中断请求信号，输入，上升沿触发。CLK：时钟信号，输入，提供定时操作。VCC和GND：电源引脚VCC接高电平（﹢5V±0.5V），GND引脚接地。4．最小模式下的引脚信号（24~31）INTA：中断响应信号，输出，低电平有效。ALE：地址锁存信号，输出，将地址信号锁存到锁存器中，高电平有效。数据允许信号，三态输出，低电平有效。数据收发信号，三态输出，控制数据的传送方向。三态输出，用来区分是存储器访问还是I/O访问。HOLD：总线请求信号，输入，用来向CPU请求总线使用权，高电平有效。HLDA：总线响应信号，输出，是对总线请求信号的响应，高电平有效。最小模式：系统中只有一个CPUDEN：DT/R：M/IO：写信号，三态输出，低电平有效。WR：最小方式最大方式总线保持请求总线请求允许总线保持响应总线请求写控制信号总线封锁信号存储器/输入输出总线周期状态数据收发总线周期状态数据允许总线周期状态-----------------P35表2-4地址锁存允许指令队列状态-----------------P34表2-3中断响应指令队列状态最大最小方式引脚的不同：第二章8086引脚和最大最小系统115．最大模式下的引脚信号（24~31）QS1和QS0：指令队列状态信号，输出，用来反映指令队列当前状态。最大模式：系统中有多个CPU总线锁定信号，三态输出，低电平有效。RQ/GT0和RQ/GT1：总线请求输入/允许输出信号，双向，三态，用来供外部主控设备请求并得到总线控制权，低电平有效。总线周期状态信号，三态输出。S2、S1、S0：LOCK：第二章8086引脚和最大最小系统111.数据和地址引脚AD0-AD15、A16-A19、BHE*/S72.读写控制引脚ALE、IO/M*、WR*、RD*、DT/R*、DEN*、READY3.中断请求和响应引脚INTR、INTA*、NMI4.总线请求和响应引脚HOLD、HLD5.其它引脚MN/MX*、TEST*、RESET、CLK、Vcc、GND2.1.2内部结构与功能8086CPU总线接口单元（BIU）执行单元（EU）执行过程15第二章8086编程结构取指令1执行指令1取指令2执行指令2取指令1执行指令1取指令2执行指令2取指令3执行指令3t0t1t2t3t4t非流水线操作8085流水线操作8086采用流水线技术是一种有效地解决问题的思路和方法。1．总线接口单元（BIU）段寄存器指令指针寄存器IP地址加法器指令队列缓冲器总线控制电路CS代码段寄存器DS数据段寄存器SS堆栈寄存器ES附加段寄存器功能：组成：1、总线接口单元BIU（BusInterfaceUnit）功能：负责与M、I/O端口传送数据。BIU:是CPU与存储器及I/O的接口，内部由20位地址加法器、指令队列缓冲器、内部寄存器和总线控制逻辑等组成；完成取指令、指令排队、读/写操作数、地址转换与总线控制等工作。1）20位地址加法器：用于将逻辑地址变换成存储器所需的20位物理地址，完成地址加法操作2）指令队列缓冲器：一个具有6字节的“先进先出”的RAM存储器，按顺序存放CPU要执行的指令，并送入EU中去执行3）总线控制电路：用于产生并发出总线控制信号，以实现对存储器或I/O端口的读/写控制2．执行单元（EU）数据寄存器功能：组成：AX累加器BX基址寄存器CX计数寄存器DX数据寄存器指针寄存器SP堆栈指针寄存器BP基址指针寄存器变址寄存器SI源变址寄存器DI目的变址寄存器算术逻辑单元（ALU）标志位寄存器（FR）CF进位标志PF奇偶标志AF辅助进位标志ZF零标志SF符号标志OF溢出标志状态标志位控制标志位DF方向标志IF中断允许标志TF陷阱标志暂存器EU控制器2、EU（ExecutionUnit）功能：负责指令执行。EU：接收从BIU指令队列中取来的指令代码，经过分析、译码后形成各种实时控制信号，向EU内各功能部件发送相应的控制命令，以完成每条指令所规定的操作EU由ALU、标志寄存器、8个通用寄存器、暂存器、队列控制逻辑与时序控制逻辑（EU控制器）等组成；EU没有连接到总线上，对系统总线来说是“外界”的。1）算术逻辑单元ALU：是一个16位的算术逻辑运算部件，用来对16位或8位的二进制操作数进行算术和逻辑运算2）暂存寄存器：是一个16位的寄存器，其主要功能是暂时保存数据，并向ALU提供参与运算的操作数3）标志寄存器：一个16位的寄存器，后面部分详细介绍4）EU控制器：接收从BIU指令队列中取来的指令代码，经分析、译码后形成各种实时控制信号，向EU内各功能部件发送相应的控制命令，以完成每条指令所规定的操作。【例2-1】将126与-5进行减法运算，看标志位的变化情况。【例2.1】将数5439H与数456AH相加，并分析相加运算对标志位的影响CF=0，PF=1，AF=1，ZF=0，OF=12020/1/28微型计算机原理及应用23每一个字节用一个唯一的地址码标示。这个地址码称为对应存储单元的物理地址。8086/8088CPU能寻址1M字节（20位地址线宽度）的存储单元，以8位为一个字节的顺序排列存放。地址码为一个无符号的整数，范围从0到220-1，习惯用十六进制表示，即00000H~FFFFFH。2.1.3对存储器的管理微型计算机原理及应用241M字节（20位地址线宽度）——按字节编址将存储器空间按照字节地址号顺序排列的方式称作“字节编址”。2.1.3对存储器的管理1．存储器组织2．存储器分段与物理地址的形成将一个字1234H存入地址为1000H的单元中段基址：偏移地址物理地址=段基址×16+偏移地址存储器的分段结构和物理地址的形成段地址00003210150偏移地址地址加法器物理地址015019......20000H25F60H25F61H25F62H25F63H2000H段地址逻辑地址段内偏移地址5F62H物理地址的形成逻辑地址与物理地址3．段寄存器的使用【例2-2】(CS)=12BAH，(IP)=0100H，计算当前指令所在内存单元的物理地址。已知CS、DS、ES和SS分别为1055H,250AH,8FFBH和EFF0H，试分析它们在存储器中的分布情况。2.1.4对I/O端口的管理端口地址（端口号）统一编址独立编址1.EU与BIU各自的功能是什么？如何协同工作？2.8086/8088微处理器内部有那些寄存器，它们的主要作用是什么？练习1：1.8086对存储器的管理为什么采用分段的办法？2.在8086中，逻辑地址、偏移地址、物理地址分别指的是什么？具体说明。3.已知某存储单元所在的段地址为0AC08H，偏移地址为2596H，则该地址用逻辑地址怎么表示？另求出该单元所在的物理地址？练习2：2.28086系统构成2.2.1最小模式下系统构成（1）采用三片8282锁存器完成20位地址锁存（2）采用两片8286收发器驱动8位数据总线（3）系统控制信号OE和T功能表最小模式的配置要能看懂硬件原理图，知道每个芯片的功能，引脚的作用和如何连接。RESETTESTHOLDHLDANMIINTRINTAM/IOWRRDREADYCLKREADYMN/MX+5V控制总线地址总线A19～A0数据总线D15～D0ALEBHEAD0~AD19DT/RDEN8086CPUSTB8282OETOE82868284A第二章8086引脚和最大最小系统122.2.2最大模式下系统构成8288结构图S2、S1、S0组合的功能表明显的与最小配置不同之处，是增加了一个8288总线控制器，CB总线由8288产生。第二章8086引脚和最大最小系统19最大模式的配置2.38086总线时序2.3.1总线周期概念时钟周期：时钟脉冲的持续时间总线周期：每一次访问过程包括T1、T2、T3和T4四个状态CPU在时钟信号的控制下工作CLK时钟周期：时钟信号是一个按一定电压幅度，一定时间间隔发出的脉冲信号。相邻两个脉冲之间的时间间隔，称为一个时钟周期，又称T状态（T周期）CPU所有的操作都以时钟信号为基准，CPU按严格的时间标准发出地址，控制信号，存储器、接口也按严格的时间标准送出或接受数据。这个时间标准就是由时钟信号确定。CPU的主频或内频指CPU的内部工作频率。主频是表示CPU工作速度的重要指标，在CPU其它性能指标相同时,主频越高,CPU的速度越快T一、时钟信号CPU通过总线完成与存储器、I/O端口之间的操作，统称为总线操作。执行一个总线操作所需要的时间称为总线周期，一个基本的总线周期通常包含4个T状态，按时间的先后顺序分别称为T1、T2、T3、T4总线周期总线周期T1T2T3T4CLKTw2.3.2总线操作时序1．系统复位与启动操作时序复位时各寄存器的初始状态时序图总线操作与时序1、基本概念时序：为实现某个操作，芯片上的引脚信号在时钟信号的统一控制下，按一定的时间顺序发出有效信号，这个时间顺序就是时序。如：存储器读、写操作时序等。时序图：描述某一操作过程中，芯片/总线上有关引脚信号随时间发生变化的关系图时序图以时钟脉冲信号作为横坐标轴，表示时间顺序；纵轴上是有关操作的引脚信号随时间发生变化的情况,时序图中左边出现的事件发生在右边之前2．最小方式下的总线读周期时序设：(DS)=2000H,(BX)=300AH,(2300AH)=82H结合指令MOVAL,[BX]的执行，描述时序（1）M/IO变高CPU将对内存进行操作（2）A19~A0上出现地址信号00100101000000001100A19A15A11A7A3A0（3）ALE上出现正脉冲信号（4）DT/R变低，数据收发器处于接受状态T1状态T1总线读