第2章_CPU内部结构与时钟系统

DSP原理与应用技术华东交通大学电气学院学习要点1.CPU的组成结构和总线类型2.CPU寄存器及其作用3.CPU时钟类型及使用方法4.看门狗模块的作用及使用方法5.程序流的种类华东交通大学电气学院2.1中央处理单元CPU概述在TMS320C2000系列中，CPU内核为：C20x/C24x／C240xC27x/C28xTMS320C28x系列芯片有3个主要组成部分：中央处理单元CPU存储器片内外设TMS320C28x系列芯片的功能框图华东交通大学电气学院C281xBlockDiagram32x32bitMultiplierSectoredFlash128K×16bA(18-0)D(15-0)ProgramBusDataBusRAM18K×16bBootROM4K×16b2232-bitAuxiliaryRegisters332bitTimersRealtimeJTAGCPURegisterBusR-M-WAtomicALUPIEInterruptManager323232EventManagerAEventManagerB12-bitADCWatchdogMcBSPCAN2.0BSCI-ASCI-BSPIGPIO片内外设L0,L1:4K×16bH0:8K×16bMO,M1:1K×16b3个32位定时器T0,T1,T2外部中断扩展模块，支持96个中断，只使用45个2个事件管理器其中的PWM单元，用于电机控制16通道，分辨率为12位的模数转换模块作用是防止程序跑飞或进入死循环，多通道缓冲串行接口增强型局域网络串行通信接口串行外围接口通用并行接口支持片上调试功能华东交通大学电气学院TMS320C28x的CPU是一种低功耗的32位定点数字信号处理器，集中了数字信号处理器和微控制器的诸多优秀特性。采用改进型哈佛结构和循环寻址方式，精简指令集RISC(ReductionInstructionSetComputer)、支持字节的组合与拆分、位操作等。改进型哈佛结构可以并行地执行指令和读取数据。2.1中央处理单元CPU概述华东交通大学电气学院2.1.1兼容性TMS320C2000系列CPU的硬件结构有一定差别，指令集也不相同，但是，在C28x芯片中可以通过选择兼容特性模式，使C28xCPU与C27xCPU及C2xLPCPU具有最佳兼容性。C28x芯片具有3种操作模式：C27x目标-兼容模式C28x模式C2xLP源-兼容模式2.1中央处理单元CPU概述华东交通大学电气学院C28x模式：在该模式中，用户可以使用C28x的所有有效特性、寻址方式和指令系统，因此，一般应使C28x芯片工作于该种模式。C27x目标——兼容模式：在复位时，C28x的CPU处于C27x目标-兼容模式。在该模式下，目标码与C27xCPU完全兼容，且它的循环—计数也与C27xCPU兼容。C2xLP源——兼容模式：该模式允许用户运行C2xLP的源代码，这些源代码是用C28x代码生成工具编译生成的。2.1中央处理单元CPU概述华东交通大学电气学院可通过状寄存器STl（P38）的位OBJMODE（D9）和位AMODE（D8）组合，选定模式。STI位操作模式OBJMODED9位AMODED8位C28x模式10C2xLP源-兼容模式11C27x目标-兼容模式002.1中央处理单元CPU概述华东交通大学电气学院2.1.2CPU组成及特性1.CPU的组成CPU仿真逻辑C28xCPU存储器接口信号时钟和控制信号复位和中断信号仿真信号产生数据和程序存储地址：编码和运行指令；执行算术、逻辑和移位操作；控制寄存器阵列内的数据转移、数据存储和程序存储等。监视和控制DSP芯片内不同部件的工作，并且测试设备的操作情况。2.1中央处理单元CPU概述华东交通大学电气学院2.CPU的主要特征（1）保护流水线(Pretectedpipeline)：CPU具有八级流水线，可以避免从同一地址进行读写而造成的秩序混乱。（2）独立寄存器空间(Independentregisterspace)：在CPU中含有一些被映像至数据空间的寄存器。这些寄存器可以作为系统控制寄存器、数学寄存器和数据指针。系统控制寄存器可由特殊的指令进行操作，而其他寄存器则通过特殊指令或寄存器寻址模式来操作。2.1中央处理单元CPU概述华东交通大学电气学院（3）算术逻辑单元ALU(ArithmeticLogicUnit)：32位的ALU完成二进制补码算术和布尔逻辑操作。（4）地址寄存器算术单元ARAU(AddressRegisterArithmeticUint)：ARAU产生数据存储地址以及与ALU并行操作的增量和减量指针。（5）循环移位器(Barrelshifter)：执行最多16位的数据左移位和右移位操作。（6）乘法器(Multiplier)：执行32位×32位的二进制补码乘法运算，获得64位的乘积。乘法可以在有符号数和无符号数之间进行。2.1中央处理单元CPU概述华东交通大学电气学院2.1.3CPU信号CPU有4种主要信号（1）存储器接口信号（Memory-interfacesignals）：这些信号在CPU、存储器和外围设备之间进行数据传送；进行程序存储器的访问和数据存储器的存取；并能根据不同的字段长度区分不同的存取操作(16位或32位)。（2）时钟和控制信号(Clockandcontrolsignaks)：这些信号为CPU和仿真逻辑提供时钟，它们可以用来监视和控制CPU。2.1中央处理单元CPU概述华东交通大学电气学院（3）复位和中断信号(Resetandinterruptsignals)：这些信号用来产生硬件复位和中断，并用来监视中断的状态。（4）仿真信号(Emulationsignals)：这些信号用来仿真和调试。2.1中央处理单元CPU概述华东交通大学电气学院2.2CPU的结构及总线2.2.1CPU结构CPU的主要单元有：（1）程序和数据控制逻辑：用来存储从程序存储器中取出的指令队列（2）实时仿真逻辑：实现可视化操作（3）地址寄存器算术单元ARAU：为从数据存储器中取出的值分配地址。对于数据读操作，它把地址放在数据读地址总线DRAB上对于数据写操作，它把地址装入数据写地址总线DWAB上ARAU也可以改变SP和辅助寄存器XAR7~XAR0的值华东交通大学电气学院（4）算术逻辑单元ALU：32位的ALU可以完成二进制补码运算和布尔运算。运算之前，ALU从寄存器、数据存储器或程序控制逻辑中接收数据；运算之后，ALU将数据存入寄存器和数据存储器（5）预取队列和指令译码：（6）程序和数据地址发生器（7）定点乘法器：完成32位×32位的二进制补码乘法运算，获得64位的乘积。（8）中断处理2.2CPU的结构及总线华东交通大学电气学院华东交通大学电气学院2.2.2地址和数据总线存储器接口有3组地址总线：1．PAB(ProgramAddressBus)程序地址总线：PAB用来传送来自程序空间的读/写地址。PAB是一个22位的总线。2．DRAB(Data-ReadAddressBus)数据读地址总线：32位的DRAB用来传送来自数据空间的读地址。2.2CPU的结构及总线华东交通大学电气学院3．DWAB(Data-WriteAddressBus)数据写地址总线：32位的DWAB用来传送来自数据空间的写地址。存储器接口还有3组数据总线：1．PRDB(Program-ReadDataBus)程序读数据总线：PRDB在读取程序空间时用来传送指令或数据。PRDB是一个32位的总线。2.2CPU的结构及总线华东交通大学电气学院2．DRDB(Data-ReadDataBus)数据读数据总线：DRDB在读取数据空间时用来传送数据。DRDB是一个32位的总线。3．DWDB(Data／Program-WriteDataBus)数据／程序写数据总线：32位的DWDB在对数据空间和程序空间写数据时用来传送数据。2.2CPU的结构及总线华东交通大学电气学院C28xInternalBusStructure数据/写地址总线DWAB-Data-writeAddressBus(32位)程序地址总线PAB-ProgramAddressBus(22位)ExecutionR-M-WAtomicALUReal-TimeEmulation&TestEngine程序读数据总线PRDB-Program-readDataBus(32位)JTAGProgramDecoderPCXAR0toXAR7SPDP@XARAUMPY32x32XTPACCALURegistersDebugRegisterBus/ResultBus数据/程序写数据总线DWDB-Data/Program-writeDataBus(32位)数据读地址总线DRAB-Data-readAddressBus(32位)数据读数据总线DRDB-Data-readDataBus(32位)MemoryData(4G*16)Program(4M*16)StandardPeripheralsExternalInterfaces华东交通大学电气学院用于访问数据空间和程序空间的总线概况存储类型地址总线数据总线从程序空间读PABPRDB从数据空间读DRABDRDB向程序空间写PABDWDB向数据空间写DWABDWDB不能同时操作不能同时操作2.2CPU的结构及总线华东交通大学电气学院注意：程序空间的读和写不能同时发生，因为它们都要使用程序地址总线PAB。程序空间的写和数据空间的写也不能同时发生，因为两者都要使用数据／程序写数据总线DWDB。而运用不同总线的传输是可以同时发生的。如：CPU可以在程序空间完成读操作(使用PAB和PRDB),在数据空间完成读操作(使用DRAB和DRDB)，同时在数据空间进行写操作(使用DWAB和DWDB)。2.2CPU的结构及总线华东交通大学电气学院2.3CPU寄存器寄存器英文名称名称位数复位后的状态ACCAccumulator累加器32位0x00000000AHHighhalfofACCACC高16位16位0x0000ALLowhalfofACCACC低16位16位0x0000华东交通大学电气学院寄存器英文名称名称位数复位后的状态XAR0Auxiliaryregiter0辅助寄存器032位0x00000000XAR1Auxiliaryregiter1辅助寄存器132位0x00000000XAR2Auxiliaryregiter2辅助寄存器232位0x00000000XAR3Auxiliaryregiter3辅助寄存器332位0x00000000XAR4Auxiliaryregiter4辅助寄存器432位0x00000000XAR5Auxiliaryregiter5辅助寄存器532位0x00000000XAR6Auxiliaryregiter6辅助寄存器632位0x00000000XAR7Auxiliaryregiter7辅助寄存器732位0x000000002.3CPU寄存器华东交通大学电气学院寄存器英文名称名称位数复位后的状态AR0LowhalfofXAR0XAR0的低16位16位0x0000AR1LowhalfofXAR1XAR1的低16位16位0x0000AR2LowhalfofXAR2XAR2的低16位16位0x0000AR3LowhalfofXAR3XAR3的低16位16位0x0000AR4LowhalfofXAR4XAR4的低16位16位0x0000AR5LowhalfofXAR5XAR5的低16位16位0x0000AR6LowhalfofXAR6XAR6的低16位16位0x0000AR7LowhalfofXAR7XAR7的低16位16位0x00002.3CPU寄存器华东交通大学电气学院寄存器英文名称名称位数复位后的状态DPDate-pagepoint