Lesson 5 SDRAM时序收敛

LESSON5《特权和你一起学NIOS2》特权制造SDRAM时序收敛FPGA设计流程《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨设计输入时序约束初始化编译执行全编译验证时序时序设计四部曲《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨时序收敛？时序约束时序分析时序报告一部曲——时序分析回顾第二个系统工程各个外设组件《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨NIOS2处理器时钟SDRAM控制器8GPIO定时器JTAGUartSystemIDEPCS控制器PC下载调试8个LEDEPCS芯片SDRAM芯片一部曲——时序分析第二个系统工程时序约束分类●时钟约束●输入时钟约束●PLL输出时钟约束●虚拟时钟约束●IO接口约束●输入IO接口●输出IO接口●时序例外约束●False路径约束●多周期路径约束《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨一部曲——时序分析时钟约束●输入时钟约束inclk0---25MHz●PLL输出时钟约束c0/c1/c2derive_pll_clocks-use_tan_name●虚拟时钟约束SDRAM时钟c2的衍生时钟《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨一部曲——时序分析IO接口约束●输入IO接口sdram_data[15:0]●输出IO接口sdram_data[15:0]sdram_addr[11:0]sdram_ba[1:0]sdram_cas_n/sdram_ras_nsdram_ckesdram_cs_nsdram_we_n《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨一部曲——时序分析时序例外约束●False路径约束sdram_udqm/sdram_ldqm等●多周期路径约束后续分析《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨二部曲——时序约束基本步骤●工程Seeting中选择TimeQuest作为时序分析工具●指定时序约束文件●打开TimeQuest●新建.sdc文件●添加各类约束●更新约束文件《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨二部曲——时序约束输入时钟约束inclk0---25MHz《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨二部曲——时序约束PLL输出时钟约束添加脚本derive_pll_clocks-use_tan_name《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨二部曲——时序约束虚拟时钟约束SDRAM时钟c2的衍生时钟《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨二部曲——时序约束对输出到IO管脚上的SDRAM时钟c2的衍生虚拟时钟进行IO约束。《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨二部曲——时序约束输出IO接口约束值计算公式OutputMaxDelay=PCBmaxdatadelay+外部器件的+PCBminclockskewOutputMinDelay=PCBmindatadelay-外部器件的-PCBmaxclockskew《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨DQDQExtenalDeviceFPGADeviceOscillator二部曲——时序约束输出IO接口约束值计算公式OutputMaxDelay=0.36ns+1.5ns+(-0.13ns)=1.73nsOutputMinDelay=0.12ns–0.8ns–(-0.13ns)=-0.55ns《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨二部曲——时序约束输入IO接口约束值计算公式InputMaxDelay=数据经过外部器件的最大+数据经过PCB的最大延时+PCBmaxclockdelayInputMinDelay=数据经过外部器件的最小+数据经过PCB的最小延时+PCBminclockdelay《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨DQDQExtenalDeviceFPGADeviceOscillator二部曲——时序约束输入IO接口约束值计算公式InputMaxDelay=5.4ns+0.29ns+0.13ns=5.82nsInputMinDelay=3ns+0.13ns+0.13ns=3.26ns《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨三部曲——时序报告查看时序报告《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨三部曲——时序报告根据时序报告对SDRAM时钟的PLL相移进行估算。进行微调后，取7.29ns《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨三部曲——时序报告SDRAM时钟作多周期约束《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨四部曲——时序收敛●查看时序报告。●是否有违规路径？●时序过约束？●优化工程编译选项设置达到时序收敛。●优化关键路径逻辑。●……●争取时序最优化！《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨时序设计的“鼹鼠”效应《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨InputsetupOutputholdSlack0ns0ns0nsInputholdOutputsetupPll_clk1InputsetupOutputholdSlack0ns0ns0nsInputholdOutputsetupPll_clk1本章相关链接输入输出IO接口约束以及本章的详细时序约束值推导过程请参考10月份即将出版的《特权和你一起学NIOS2》一书第五章内容。《特权和你一起学NIOS2》第一章到第五章电子预览版（全）下载地址：《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨本课时结束，谢谢支持！《特权和你一起学NIOS2》特权制造欢迎加入共同学习探讨