第5章 常用组合逻辑部件

学习要点掌握组合逻辑电路的分析方法与设计方法。掌握利用二进制译码器和数据选择器进行逻辑设计的方法。理解加法器、编码器、译码器等组合逻辑电路的工作原理和逻辑功能。了解加法器、编码器、译码器、数据选择器等中规模集成电路的使用方法。了解组合逻辑电路中的竞争冒险现象及其消除方法。第5章常用组合逻辑部件第5章常用组合逻辑部件5.1加法器5.2数值比较器5.3编码器5.4译码器5.5数据选择器5.6数据分配器退出5.1加法器1、半加器5.1.1半加器和全加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。半加器真值表AiBiSiCi0001101100101001iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCi∑CO半加器符号半加器电路图加数本位的和向高位的进位2、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。AiBiCi-1SiCi0000010100111001011101110010100110010111AiBiCi-1000111100010111010Si的卡诺图AiBiCi-1000111100001010111Ci的卡诺图17421iiiiCBAmmmmSiiiiiiiiBACBABAmmC153)(Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。iiiiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBABAmmC111153)()(全加器的逻辑图和逻辑符号=1&&AiBiCi-1SiCi(a)逻辑图(c)国标符号AiBiCi-1SiCiAiBiCi-1SiCi(b)曾用符号CICO∑&FA=1111111111117421)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAmmmmS11iiiiiiiCBCABAC用与门和或门实现1111iiiiiiiiiiiiiCBACBACBACBASSiCi111AiBiCi-1&&&&&&&&&用与或非门实现AiBiCi-1000111100010111010Si的卡诺图AiBiCi-1000111100001010111Ci的卡诺图1111iiiiiiiiiiiiiCBACBACBACBAS11iiiiiiiCBCABAC先求Si和Ci。为此，合并值为0的最小项。再取反，得：1111iiiiiiiiiiiiiiCBACBACBACBASS11iiiiiiiiCBCABACCCiSi&≥1&≥1AiBiCi-11111111iiiiiiiiiiiiiCBACBACBACBAS11iiiiiiiCBCABAC实现多位二进制数相加的电路称为加法器。1、串行进位加法器5.1.2加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。C3S3C2S2C1S1C0S0C0-1A3B3A2B2A1B1A0B0∑COCICOCI∑∑∑COCICOCICICICICICICICICI特点：进位信号是由低位向高位逐级传递的，速度不高。2、并行进位加法器（超前进位加法器）iiiBAGiiiBAP进位生成项进位传递条件11)(iiiiiiiiiCPGCBABAC进位表达式1001230123123233233323310012012122122212210010110111011100001000CPPPPGPPPGPPGPGCPGCCPSCPPPGPPGPGCPGCCPSCPPGPGCPGCCPSCPGCCPS11iiiiiiCPCBAS和表达式4位超前进位加法器递推公式S0S1S2S3C3C0-1A0B0A1B1A2B2A3B3=1&&≥1P0G0P1G1P2G2P3G3≥1≥1=1&&&&=1&&&C0C1C2≥1&&=1=1=1=1&=1&&超前进位发生器16151413121110974LS28312345678VCCB2A2S2B3A3S3C3TTL加法器74LS283引脚图161514131211109400812345678VDDB3C3S3S2S1S0C0-1CMOS加法器4008引脚图A3B2A2B1A1B0A0VSSS1B1A1S0B0A0C0-1GNDA15~A12B15~B12A11~A8B11~B8A7~A4B7~B4A3~A0B3~B0S15S14S13S12S11S10S9S8S7S6S5S4S3S2S1S04位加法器4位加法器4位加法器4位加法器C15C11C7C3C0-1加法器的级连集成二进制4位超前进位加法器5.1.3加法器的应用1、8421BCD码转换为余3码BCD码0011余3码S3S2S1S0C3C0-1A3A2A1A0B3B2B1B0S3S2S1S0C3C0-1A3A2A1A0B3B2B1B0=1=1=1=1被加数/被减数加数/减数加减控制BCD码+0011=余3码2、二进制并行加法/减法器C0-1＝0时，B0=B，电路执行A+B运算；当C0-1＝1时，B1=B，电路执行A－B=A+B运算。3、二-十进制加法器C&进位输出被加数加数“0”1&&8421BCD输出S3'S2'S1'S0'C34位二进制加法器C0-1A3A2A1A0B3B2B1B0S3S2S1S0C34位二进制加法器C0-1A3A2A1A0B3B2B1B0进位输入13233SSSSCC修正条件5.2数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。5.2.11位数值比较器设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。ABL1(AB)L2(AB)L3(A=B)00011011001010100001BABAABBALBALBAL321AB11≥1L1(AB)L3(A=B)L2(AB)&&逻辑表达式逻辑图5.2.24位数值比较器比较输入级联输入输出A3B3A2B2A1B1A0B0A'B'A'B'A'=B'ABABA=BA3B3A3B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3××A2B2A2B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2A2=B2××××A1B1A1B1A1=B1A1=B1A1=B1A1=B1A1=B1××××××A0B0A0B0A0=B0A0=B0A0=B0×　　×　　××　　×　　××　　×　　××　　×　　××　　×　　××　　×　　××　　×　　××　　×　　×100010001100010100010100010100010100010001设)(1BAL，)(2BAL，)(3BAL，)(333331BABAL，)(333332BABAL，)(33333333BABABAL，余类推。由真值表可得：3031323333203132333021323331223332233322103132333011323331123332133311LLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLL真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和A＇与B＇的比较结果，A＇B＇、A＇B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。A3B3A2B2A1B1A0B0A'B'A'B'A'=B'L1(AB)L2(AB)L3(A=B)≥111&≥111≥111≥11≥1≥1&&&&&&&&&&1&&&&&&&&逻辑图5.2.3比较器的级联16151413121110974LS8512345678VCCA3B2A2A1B1A0B0B3A'B'A'=B'A'B'ABA=BABGND(a)TTL数值比较器引脚图161514131211109458512345678VDDA3B3ABABB0A0B1B2A2A=BA'B'A'B'A'=B'A1VSS(b)CMOS数值比较器引脚图集成数值比较器ABA'B'ABA'B'A=BA'=B'A11B11…A8B8A7B7…A4B4A3B3…A0B0ABA'B'ABA'B'A=BA'=B'ABA'B'ABA'B'A=BA'=B'001比较输出串联扩展TTL电路：最低4位的级联输入端A＇B＇、A＇B＇和A＇=B＇必须预先分别预置为0、0、1。A11B11…A8B8A7B7…A4B4A3B3…A0B0101比较输出11ABA'B'ABA'B'A=BA'=B'ABA'B'ABA'B'A=BA'=B'ABA'B'ABA'B'A=BA'=B'CMOS电路：各级的级联输入端A＇B＇必须预先预置为0，最低4位的级联输入端A＇B＇和A＇=B＇必须预先预置为0、1。并联扩展B3A2B2A1B1A0B0ABABA=B001A3A'B'A'B'A'=B'A'B'A'B'A'=B'A'B'A'B'A'=B'A'B'A'B'A'=B'A15B15A12B12A11B11A8B8A7B7A4B4A3B3A0B0001ABAB001001001ABABABABABABA'B'A'B'A'=B'5.3编码器实现编码操作的电路称为编码器。输入输出Y2Y1Y0I0I1I2I3I4I5I6I70000010100111001011001115.3.1二进制编码器1、3位二进制编码器输入8个互斥的信号输出3位二进制代码真值表753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4I3I2I1I0Y2Y1Y0I7I6I5I4I3I2I1I0Y2Y1Y0(a)由或门构成(b)由与非门构成≥1≥1≥1&&&逻辑表达式逻辑图2、3位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。输入I7I6I5I4I3I2I1I0输出Y2Y1Y01　×　×　×　×　×　×　×0　1　×　×　×　×　×　×0　0　1　×　×　×　×　×000　1×　×　×　×00001×　×　×000001×　×0000001×00000001111110101100011010001000设I7的优先级别最高，I6次之，依此类推，I0最低。真值表12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑表达式逻辑图1111≥1≥1&≥1&Y2Y1Y0I7I6I5I4I3I2I1I08线-3线优先编码器如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。3、集成3位二进制优先编码器VCCYSYEXI3I2I1I0Y0I4I5I