实验二第6次课第11周(可编程逻辑)

2020/1/30可编程器件实验2020/1/30主要授课内容：一、实验任务二、实验要求三、实验步骤四、用示波器测试波形的步骤。2020/1/30一、实验任务1、实验四十三P215“7比特延迟电路”。2020/1/30二、实验要求1、建立7比特延迟电路的模型２、学会用foundation3.1开发软件实现电路。3、用foundation3.1的仿真软件观察CP、DX和相应的输出波形。4、要求用示波器画出CP、DX和相应的输出波形。2020/1/30设计举例：设计一个3BIT延时电路1、建立电路模型采用移位寄存器+数据选择器；2020/1/302、建立7比特延迟电路模型采用移位寄存器+数据选择器；2020/1/303、产生7比特延迟电路的DX信号实现方法：用74161芯片设计产生一个“10000000”序列信号。“0000-0111”和“1000-1111”都是模8计数器。2020/1/302020/1/30四、用示波器测试波形的步骤。①K3K2K1=000时，画CP、DX和DY的波形。②K3K2K1=001时，画CP、DX和DY的波形。③K3K2K1=010时，画CP、DX和DY的波形。④K3K2K1=011时，画CP、DX和DY的波形。...2020/1/30仿真波形图：K3K2K1=000K3K2K1=001K3K2K1=010K3K2K1=111～～2020/1/30二、可编程器件及开发软件介绍（一）可编程器件XC95108PC84小板复杂可编程逻辑器件CPLDXC95108PC84与计算机的接口接+5V接GNDCP1CP221~39号插孔(I/O)3~19号插孔(I/O)95108管脚号95108管脚号2020/1/30XC95108芯片管脚与实验箱插座对应关系表插孔403938373635343332313029282726252423222195108管脚VCC121176543218483828180797776757495108管脚9103435363739404143444546474850515253GND插孔1234567891011121314151617181920并口线必须在关闭电源的情况下插拔！！！2020/1/30XC95108PC84XC95108PC84是复杂可编程逻辑器件（CPLD）具有2400个逻辑门构成108个逻辑宏单元可在系统编程（不断电编程）断电后内容不丢失36个用户可定义的I/O脚（实验箱上）适合中小规模的逻辑设计2020/1/30（二）可编程器件的开发软件XilinxFoundation3.1Foundation3.1是Xilinx公司集成开发的EDA工具。它支持很多的Xilinx公司的可编程逻辑器件：XC9500,XC9500XL,XPLA3,Spartan,SpartanⅡ，XC3000A/L，XC4000E/L/EX/XL/XV/XLA，XC5200，Virtex和Virtex-E等。参见*P19~*P452020/1/30原理图方式开发、设计步骤1）输入项目名称；2）选定存储路径；3）选中Schematic选项（一般是默认）；4）选择芯片的型号XC9500、95108PC84；5）单击OK键，即可生成用户所需的项目。1、点击桌面屏幕上的图标进入ProjectManager。选择File→NewProject,弹出NewProject对话框。2020/1/302.在项目管理器下打开图形编辑窗口进入ProjectManager，点击图标2020/1/30进入SchematicEditor2020/1/30添加网络名:单击输入网络名的图标，在对话框中输入网络名，并选择其端口类型，单击OK后网络名就会附在光标上随鼠标移动。将光标移动到对应端口，单击左键即可。2020/1/30将图形文件添加到项目流程中2020/1/30选择Options中的CreateNetlist命令，可以生成当前原理图的网表，给出原理图各部分之间的连接情况。2020/1/30（1）在ProjectManager窗口下，单击Simulation图标，就可以进入LogicSimulator窗口，进行门级逻辑仿真。2020/1/30进入LogicSimulator窗口：2020/1/301）用鼠标点击图标；2）同时打开三个窗口：SignalsSelection、ChipSelection、ScanHierarchy3）用鼠标分别双击SignalsSelection窗口中的A信号、B信号和C信号。当被双击的信号打上一个“√”时，表示该信号已被选中，并自动添加到WaveformViewer子窗口中。4）信号选择完成后，按Close按钮关闭子窗口。2020/1/30ComponentSelectionforWaveformViewer2020/1/30Foundation2020/1/30Foundation返回2020/1/303、在SchematicEditor中完成：1）从系统库中选择相应的元件，放置到电路图窗口；2）画线连接电路；3）添加相关的节点名称；4）定义输入、输出管脚；5）生成当前原理图的网表：6）存储当前原理图2020/1/302020/1/304、功能仿真在ProjectManager窗口下，单击Simulation图标，就可以进入LogicSimulator窗口，进行门级逻辑仿真。Foundation3.1中的逻辑仿真器支持功能仿真、时序仿真和时序分析三种验证功能。2020/1/302020/1/30进入LogicSimulator窗口：2020/1/30在LogicSimulator窗口完成：1）选择测量所需的输入、输出节点；2）给定各输入信号；3）进行仿真，得到各节点波形图；4）分析波形图，结果若有错，需返回原理图编辑器中纠错后，再回LogicSimulator窗口进行功能仿真。直至无错通过。2020/1/305、执行编译当功能仿真通过后，就可以将设计进行编译，转换成可下载烧片的配置文件。单击项目流程表中Implementation按钮。2020/1/30编译过程包括一系列操作转换（Translate)→映射(Map)→布局布线(Place&Route)→时序分析(Timing)→配置(Configure)2020/1/302020/1/306、器件编程（烧片）最后一步：将设计实现所生成的配置文件下载到具体的芯片中。在ProjectManager窗口下，按下Programming按钮，进入SelectProgram窗口。CPLD的下载窗口FPGA的下载窗口PROM的下载窗口2020/1/30XilinxCPLD的烧写窗口2020/1/30下载时95108应加电，但不要连接除电源以外其他导线，包括其他芯片的电源。否则一旦电路链接有错误，会导致无法下载成功。关于电源：因为CPLD芯片所需电流较大。所以：A：直流稳压电源的限流开关请调整到最大电流。B：加到实验箱的电源电压不能小于12V，但是不要超过15V。否则会提示下载不成功，芯片电压不满足要求。下载芯片时如不能成功，请先选择擦除，然后再编程下载。操作有错误，也可能导致无法下载成功。调测注意事项2020/1/30时钟信号2~8kHZ。控制开关使用实验箱上的开关用示波器观测波形，先观测CP和输入序列Dx，确认波形中1比特在示波器上的宽度、选用显示Dx的通道作内触发信源观测CP的通道改为观测输出Y，按动控制开关检查核对开关值与波形延时的关系画出CP及各种延时的波形，注意各波形间的时间关系。调测注意事项37一、ch1接Dx，ch2接Y；CP频率f=2kHz二、点击AUTO，选Vertical(垂直栏)；点击ch1键，再旋SCALE钮，使ch1(左下角显示)：2V/div;点击ch2键，再旋SCALE钮，使ch2(左下角显示)：2V/div;三、选HORIZONTAL栏(水平栏)，旋SCALE钮，使右下角显示Time：20us/div;；四、选TRIGGER栏,点击MENU键，选择ch2通道，触发，再点50%，波形稳定。示波器设置: