8086工作模式、基本时序

2.3.58086微处理器最大/最小模式配置8086CPU有两种工作模式：一种称为最小工作模式，此时MN/MX信号接+5V。在这种模式下，系统中只允许有一块CPU，所有指令都由该CPU执行，从而构成一个单处理机系统，所有控制信号由CPU引脚产生；另一种称为最大工作模式，此时MN/MX信号接地（GND）。在这种模式下，系统中可有多个处理机或协处理机，构成多处理机结构，这时CPU将利用专用的接口芯片来产生控制信号。1、最小工作模式下的系统配置=1接+5VMN/MXVCC8086CPU74LS373GDD74LS245DT/RGABRAMI/OI/O设备CBBHE/S7DENDT/RRDWRIOA16~A19ALEAD0~AD15MN/MXCLKREADYRESETM/8284ARESABDB1110181716151413121234567898284AAEN1AEN2ASYNCRDY2RDY1CSYNCRESX2X1EFIE/CREADYPCLKRESETOSCCLKVCCGND（1）时钟发生电路8086系统中使用的时钟电路主要由一片8284A时钟发生器提供。8284A向CPU主要提供三个信号，第一个是系统工作的主时钟信号CLK，用于驱动CPU工作；第二个是复位信号RESET，向CPU提供复位；第三个是就绪控制信号READY，当外部器件准备好后向CPU发出就绪信号。（2）地址锁存电路8086为了实现AD0-15引脚的复用功能，须使用地址锁存电路。锁存电路的功能是在8086总线操作周期的后几个时钟（T2～T4），保持待访问的内存或I/O接口上的地址信息。在8086中常用的地址锁存器为74LS373/273、Intel8282/8283等。4Q2D2Q4D3Q3D5D3736D8D7D5Q8Q6Q7QOEG1D1QR（3）数据收发电路用于对数据信息进行缓冲驱动，并控制数据的发送和接收方向。在CPU的DT/R信号的控制下，数据收发电路能够进行双向的数据缓冲。8086系统中常用的数据收发芯片有74LS245、Intel8286/8287等。1G2GA2A4A3A5A6A8A7A1B2B4B3B5B6B8B7B1DT/RG2452、最大工作模式下的系统配置8086CPU74LS373GDD74LS245DT/RGABRAMI/OI/O设备CBBHE/S7S0S1S2A16~A19AD0~AD15MN/MXCLKREADYRESET8284ARESVCCGNDMWTCINTAMRDCIORCIOWCDT/RDENALECLKS0S1S28288ABDBMN/MX=0接GND，控制总线由8288总线控制器产生。（1）不同状态下8288对应的输出命令信号000中断响应001读I/O010写I/O011暂停100取指101读存储器110写存储器111无效S2S1S0INTAMRDCIORCAIOWCIOWCMRDCMWTCAMWC用于输出中断响应读I/O信号写I/O信号I/O写超前控制信号读存储器信号写存储器信号存储器写超前控制信号INTAMRDCIORCAIOWCIOWCMWTCAMWC8288各输出命令信号的功能MCE/PDENINTA状态设码器命令信号发生器控制逻辑控制信号发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWCMCE/PDENINTA状态译码器命令信号发生器控制逻辑控制信号发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC输出命令信号MCE/PDENINTA状态设码器命令信号发生器控制逻辑控制信号发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC8086控制逻辑（2）8288控制逻辑8288的工作受输入控制信号控制，控制信号包括IOB、、CEN和CLK，其功能是使8288与CPU保持同步工作。AEN地址使能信号，当8288处于系统总线方式下（IOB=0），用于多总线同步。该信号保持低电平115ns后，8288开始输出控制信号。AEN：CEN：8288片选有效信号，用于多片8288协调工作。CEN=1，该8288工作=0，该8288不工作CLK：时钟信号，通常由系统时钟提供，同步控制信号的节拍。MCE/PDENINTA状态设码器命令信号发生器控制逻辑控制信号发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWCIOB=0，系统总线工作方式=1，I/O总线工作方式IOB：总线工作方式信号，决定该8288的工作方式。（3）8288输出控制信号8288在进行总线读写控制中，需要提供相应的地址锁存、数据使能及方向控制等信号。8288提供的信号包括ALE、DEN、DT/R和MCE/PDEN。ALE：地址锁存允许信号DEN：数据使能信号DT/：数据收发方向信号RMCE/：主设备使能/外设数据允许，复用信号PDENMCE/PDENINTA状态译码器命令信号发生器控制逻辑控制信号发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC最小工作模式（2）控制总线由CPU引脚直接产生。（3）用于构成单处理机小型系统。（1）MN/MX=1最大最小工作模式比较最大工作模式（2）控制总线由8288总线控制器产生。（3）用于构成多处理机和数学协处理器大型系统。（1）MN/MX=0主存I/OI/O设备CPU245373DBABCB8288系统总线MN/MX主存I/OI/O设备CPU245373DBABCB系统总线MN/MXVCC2.48086微处理器的基本工作时序时钟周期T：CPU工作的时间脉冲。由时钟发生电路提供，每个时间脉冲的间隔时间为时钟周期。总线周期：每4个时钟周期完成一次总线操作，即一个操作数的读/写操作，称为总线周期。指令周期：完成一条指令的时间，由整数个总线周期构成，指令功能不同其指令周期长度不等。空闲周期TI：无总线操作时进入空闲周期，插入的个数与指令有关。等待周期TW：当被操作对象无法在3个时钟周期内完成数据读写操作时，在总线周期中插入等待周期。2.4.1时钟周期、总线周期和指令周期2.4.28086最小模式基本时序1．总线读周期8086CPU进行存储器或I/O端口读操作时，总线进入读周期，时序如下：CLKAD15-AD0A19/S6-A16/S3,BHE/S7T1T2T3T4DENALEM/IORDDT/R地址输出数据输入低为读I/O，高为读存储器状态输出地址，BHE2.总线写周期当8086CPU进行存储器或I/O接口写操作时，总线进入写周期，时序如下：CLKAD15-AD0A19/S6-A16/S3,BHE/S7T1T2T3T4DENALEM/IOWRDT/R低为写I/O，高为写存储器状态输出地址，BHE数据输出地址3．中断响应周期当8086的INTR引脚上有高电平信号，则中断标志IF=1时，8086CPU在执行完当前指令后，进入中断响应周期。响应中断时CPU将执行两个中断响应周期。T1T1T2T38086有3个空闲周期，8088中无T4TiT2T3T4TiTiCLKALEINTAAD7-AD0中断类型码4．总线响应周期当系统中有其它的总线主设备请求总线控制时，CPU进入总线响应周期。T1或T4下降沿1-2个时钟2个时钟CLKHOLDHLDA数据、地址总线高阻态........................5．系统复位周期8086CPU的RESET引脚，可以用来启动或再启动系统。CLKRESET信号输入内部RESET地址总线高阻态复位操作可以让CPU进入一个确定状态，从而执行预定程序，使系统进入正常操作过程。2.4.38086最大模式时序在最大模式下系统总线上的时序基本与最小模式相同，主要区别有以下几点：1）控制信号不同在最大模式下，ALE、DEN（注意不是）和DT/信号是由总线控制器8288发出的，而在最小模式下ALE、和DT/信号由8086CPU直接发出。同时数据允许信号电平值相反，一个是高电平有效、一个是低电平有效。2）命令信号由总线周期状态信号控制8288产生。在总线时序中最小模式下的M/信号将由信号取代。S2S1S0RDENDENRIO、WR、RDIORC、AIOWCIOWC、MRDC、MWTC、AMWC、1.总线读周期CLKAD15-AD0A19/S6-A16/S3,BHE/S7T1T2T3T4DENALEMRDC/IORCDT/R状态输出地址输出数据输入地址，BHES2、S1、S0S2、S1、S0S2、S1、S0无效2.总线写周期CLKAD15-AD0A19/S6-A16/S3,BHE/S7T1T2T3T4状态输出地址，BHE数据输出地址S2、S1、S0S2、S1、S0S2、S1、S0无效ALEAMWC或AIOWCMWTC或IOWCDEN3．中断响应周期T1T1T2T3T4T2T3T4空闲周期TiCLKLOCKINTAAD15-AD0中断类型码ALE...............4．总线请求和允许周期3个时钟3-39个时钟CLKRQ/GTAD15-0、A9-16、S6-38086使用总线............1）8087，8089请求总线2）8086允许4）8087，8089释放总线3）8087，8089使用总线5）8086重新控制总线............课后作业：2.42.142.192.202.21