第1章 集成电路设计导论

电子科学与工程学院南京邮电大学2011-6-121第1章集成电路设计导论1、微电子（集成电路）技术概述2、集成电路设计步骤及方法电子科学与工程学院南京邮电大学2011-6-122“自底向上”（Bottom-up）“自底向上”的设计路线，即自工艺开始，先进行单元设计，在精心设计好各单元后逐步向上进行功能块、子系统设计直至最终完成整个系统设计。在模拟IC和较简单的数字IC设计中，大多仍采用“自底向上”的设计方法。“自顶向下”（Top-down）其设计步骤与“自底向上”步骤相反。设计者首先进行行为设计；其次进行结构设计；接着把各子单元转换成逻辑图或电路图；最后将电路图转换成版图。集成电路设计步骤电子科学与工程学院南京邮电大学2011-6-123功能要求系统建模（Matlab等）电路仿真手工设计版图后仿真满足满足不满足不满足行为设计（Verilog/VHDL）行为仿真时序仿真版图自动布局、布线流片、封装、测试不满足满足满足不满足不满足功能要求后仿真综合、优化网表满足流片、封装、测试VLSI数字IC的设计流图模拟IC的设计流图电子科学与工程学院南京邮电大学2011-6-124全定制方法（Full-CustomDesignApproach）半定制方法（Semi-CustomDesignApproach）集成电路设计方法电子科学与工程学院南京邮电大学2011-6-125全定制IC：硅片没有经过加工，其各掩模层都要按特定电路的要求进行专门设计适用于要求得到最高速度、最低功耗和最省面积的芯片设计版图设计时采用人工设计，对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小设计周期长，设计成本高，适用于性能要求极高或批量很大的产品，模拟电路全定制方法电子科学与工程学院南京邮电大学2011-6-126半定制方法半定制的设计方法分为：门阵列（GA：GateArray）法；门海（GS：SeaofGates）法；标准单元（SC:StandardCell）法；积木块（BB：BuildingBlockLayout）；可编程逻辑器件（PLD：ProgrammableLogicDevice)设计法。电子科学与工程学院南京邮电大学2011-6-127门阵列是指在一个芯片上把形状和尺寸完全相同的单元排列成阵列，每个单元内部含有若干器件，单元之间留有高度固定的布线通道。门海设计技术是把由一对不共栅的P管和N管组成的基本单元铺满整个芯片（除I/O区外），基本单元之间无氧化隔离区，布线通道不确定，宏单元连线在无用器件区上进行。门阵列法和门海电子科学与工程学院南京邮电大学2011-6-128逻辑网表逻辑模拟封装Foundry向Foundry提供网表布局布线掩膜版图版图检查/网表和参数提取/网表一致性检查后仿真产生测试向量综合生成延迟文件单元库寄存器传输级行为描述设计中心行为仿真制版/流片/测试/门阵列法设计流程图电子科学与工程学院南京邮电大学2011-6-129门阵列方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。不足：设计灵活性较低；门利用率低；芯片面积浪费。门海方法的设计特点：门利用率高，集成密度大，布线灵活，保证布线布通率。不足：仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用。电子科学与工程学院南京邮电大学2011-6-12101）标准单元法概念：从标准单元库中调用事先经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路。芯片布局：芯片中心是单元区，输入/输出单元和压焊块在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。标准单元法和积木块法电子科学与工程学院南京邮电大学2011-6-1211SC法设计流程与门阵列法相似，但有若干基本的不同点：(1)在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准单元法则转换成标准单元库中所具有的标准单元。(2)门阵列设计时首先要选定某一种门复杂度的基片，因而门阵列的布局和布线是在最大的门数目、最大的压焊块数目、布线通道的间距都确定的前提下进行的。标准单元法则不同，它的单元数、压焊块数取决于具体设计的要求，而且布线通道的间距是可变的，当布线发生困难时，通道间距可以随时加大，因而布局和布线是在一种不太受约束的条件下进行的。(3)门阵列设计时只需要定制部分掩膜版，而标准单元设计后需要定制所有的各层掩膜版。电子科学与工程学院南京邮电大学2011-6-1212与门阵列法相比，标准单元法有明显的优点：(1)芯片面积的利用率比门阵列法要高。芯片中没有无用的单元，也没有无用的晶体管。(2)可以保证100％的连续布通率。(3)单元能根据设计要求临时加以特殊设计并加入库内，因而可得到较佳的电路性能。(4)可以与全定制设计法相结合。在芯片内放入经编译得到的宏单元或人工设计的功能块。标准单元法也存在不足：(1)原始投资大：单元库的开发需要投入大量的人力物力；当工艺变化时，单元的修改工作需要付出相当大的代价，因而如何建立一个在比较长的时间内能适应技术发展的单元库是一个突出问题。(2)成本较高：由于掩膜版需要全部定制，芯片的加工也要经过全过程，因而成本较高。只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。电子科学与工程学院南京邮电大学2011-6-12132）积木块法(BB)又称通用单元设计法。与标准单元不同之处是：第一，它既不要求每个单元（或称积木块）等高，也不要求等宽。每个单元可根据最合理的情况单独进行版图设计，因而可获得最佳性能。设计好的单元存入库中备调用。第二，它没有统一的布线通道，而是根据需要加以分配。时钟产生单元ROMA/D引脚引脚ALU、寄存器等通用单元法示意图电子科学与工程学院南京邮电大学2011-6-1214BB单元：较大规模的功能块（如ROM、RAM、ALU或模拟电路单元等），单元可以用GA、SC、PLD或全定制方法设计。BB布图特点：任意形状的单元（一般为矩形或“L”型）、任意位置、无布线通道。BB方法特点：较大的设计自由度，可以在版图和性能上得到最佳的优化。布图算法发展中：通道不规则，连线端口在单元四周，位置不规则。电子科学与工程学院南京邮电大学2011-6-1215Theend!