基于三运放的仪表放大器的设计与制作

传感器与检测技术（信号检测部分）实验指导书检测与控制实验中心编著重庆邮电大学自动化学院检测与控制实验中心2015.3.27实验一、基于三运放的仪表放大器的设计与仿真一．实验目的：1掌握仪表放大器的结构原理：2熟练应用Proteus仿真平台，设计电路原理图；并生成电路板图；3掌握基本焊接技术。二．实训工具：Proteus仿真平台三．三运放构成仪表放大器的原理：随着电子技术的飞速发展，运算放大电路也得到广泛的应用。仪表放大器是一种精密差分电压放大器，它源于运算放大器,且优于运算放大器。仪表放大器把关键元件集成在放大器内部，其独特的结构使它具有高共模抑制比、高输入阻抗、低噪声、低线性误差、低失调漂移增益设置灵活和使用方便等特点,使其在数据采集、传感器信号放大、高速信号调节、医疗仪器和高档音响设备等方面倍受青睐。仪表放大器是一种具有差分输入和相对参考端单端输出的闭环增益组件，具有差分输入和相对参考端的单端输出。与运算放大器不同之处是运算放大器的闭环增益是由反相输入端与输出端之间连接的外部电阻决定，而仪表放大器则使用与输入端隔离的内部反馈电阻网络。仪表放大器的2个差分输入端施加输入信号，其增益即可由内部预置，也可由用户通过引脚内部设置或者通过与输入信号隔离的外部增益电阻预置。这个特殊的差动放大器，具有超高输入阻抗，极其良好的CMRR，低输入偏移，低输出阻抗，能放大那些在共模电压下的信号。2.构成原理仪表放大器电路的典型结构如图1所示。它主要由两级差分放大器电路构成。其中，运放A1，A2为同相差分输入方式，同相输入可以大幅度提高电路的输入阻抗，减小电路对微弱输入信号的衰减；差分输入可以使电路只对差模信号放大，而对共模输入信号只起跟随作用，使得送到后级的差模信号与共模信号的幅值之比(即共模抑制比CMRR)得到提高。这样在以运放A3为核心部件组成的差分放大电路中，在CMRR要求不变情况下，可明显降低对电阻R3和R4，Rf和R5的精度匹配要求，从而使仪表放大器电路比简单的差分放大电路具有更好的共模抑制能力。在R1=R2，R3=R4，Rf=R5的条件下，图1电路的增益为：G=(1+2R1/Rg)Rf/R3。由公式可见，电路增益的调节可以通过改变Rg阻值实现。3.设计应用仪表放大器电路的实现方法主要分为两大类：第一类由分立元件组合而成；另一类由单片集成芯片直接实现。由3个精密运放OP07组成三运放仪表放大器电路形式，辅以相关的电阻外围电路，加上A1，A2同相输入端的桥式信号输入电路，如图2所示。本仪表放大器是由三个OP27集成运算放大器组成，OP27的特点是低噪声，高速，低输入失调电压和卓越的共模抑制比。在理论上表明，用户可以得到所要求的前端增益（由RG来决定），而不增加共模增益和误差，即差分信号将按增益成比例增加，而共模误差则不然，所以比率〔增益（差分输入电压）/（共模误差电压）〕将增大。因此CMR理论上直接与增益成比例增加，这是一个非常有用的特性。四、实验步骤：1）在Proteus仿真平台上，设计三运放组成的仪表放大器的原理图。两信号输入端均接地，调节本单元的电位器W2，使输出端U0电压为零。2）在Ui1及Ui2的两端输入正弦波信号，并用示波器观测U0与Ui的幅值及相位关系，同时调节本单元的电位器W1，观测输出信号幅度的变化。将结果记入下表中。Ui(V)UO(V)Ui波形UO波形UO与Ui的关系五、实验内容：1.基本要求设计一个基于三运放仪表放大器组成的信号调理电路：（1）信号调理电路的输入阻抗≧500K；（2）测量输入直流微电压范围±400mv，分辨率±10mv；输出电压范围：±2000mv2.发挥部分（1）提高测量输入直流微电压范围为±600mv或提高分辨率为±5mv，或两者同时提高，误差≦5%；（2）其它(如进一步提高分辨率等)。实验二、基于单片机控制的直流微电压测量系统设计一、任务设计并制作一套直流微电压测量装置，用来测量输入的正负直流微电压，并将结果显示在液晶屏上。整个系统的示意图如图1所示。＋＋－－U信号调理（放大、滤波等）AD转换MCU处理液晶显示图1直流微电压电流测量示意图二、要求1.基本要求（1）信号调理电路的输入阻抗≧500K；（2）测量输入直流微电压范围±400mv，分辨率±10mv；（3）测量结果显示在液晶屏上（负电压在数值前显示“—”号），误差≦10%。2.发挥部分（1）提高测量输入直流微电压范围为±600mv或提高分辨率为±5mv，或两者同时提高，误差≦5%；（2）其它(如进一步提高分辨率等)。三、说明（1）整个系统采用5V电压供电，可由直流电源提供。（2）MCU推荐采用TI的MSP430系列单片机。（3）输入的直流微电压可由仪表直接提供或仪表输出分压得到。（4）正负电压由同一输入端接入测量电路。参考文献：ICL7135双积分型A/D转换芯片一、概述、特点ICL7135是采用CMOS工艺制作的单片41/2位A/D转换器，只要附加译码器，数码显示器，驱动器及电阻电容等元件，就可组成一个满量程为2V的数字电压表。ICL7135主要特点如下：1在每次A/D转换前，内部电路都自动进行调零操作。2在±2000字（2V满量程）范围内，保证转换精度±1字。3具有自动极性转换功能。4输出电流典型值1PA。5所有输出端和TTL电路相容。6有过量程（OR)和欠量程（UR)标志信号输出，可用作自动量程转换的控制信号。7输出为动态扫描BCD码。8对外提供六个输入,输出控制信号(R/H,BUSH,ST,POL,OR,UR),因此除用于数字电压表外,还能与异步接收/发送器,微处理器或其它控制电路连接使用。9采用28外引线双列直插式封装，外引线功能端排列如图所示。各外引线功能端文字符号说明如下：V-——负电源端;V——外接基准电压输入端;AGND——模拟地;INT——积分器输出;外接积分电容（Cint)端;AZ——外接调零电容（Caz)端;BUF——缓冲器输出，外接积分电阻（Rint)端;Rr+、Rr-——外接基准电压电容（Cr)端;图1ICL7135芯片INTO、INHI——被测电压（低、高）输入端;V+——正电源端;D5、D4、D3、D2、D1——位扫描选通信号输出端，其中D5（MSD）对应万位数选通，其余依次为D4、D3、D2、D1（LSD，个位）;B8、B4、B2、B1——BCD码输出端，采用动态扫描方式输出;BUST——指示积分器处于积分状态的标志信号输出端；CLK——时钟信号输入端；DGNG——数字电路接地端；R/H——转换/保持控制信号输入端；ST——选通信号输出端，主要用作外部寄存器存放转换结果的选通控制信号；OR——过量程信号输出端；UR——欠量程信号输出端。在电路内部，CLK和R/H两个输入端上分别设置了非门和场效应管的输入电路，以保证该两端在悬空时为高电平。V+=+5V，V-=-5V，TA=25℃，时钟频率为120KHz时，每秒可转换3次。功耗：1000mW（MAX）；电源电压：V+：+6V（MAX）；V-：-6V（MAX）二、ICL7135数字部分数字部分主要由计数器、锁存器、多路开关及控制逻辑电路等组成。ICL7135一次A/D转换周期分为四个阶段：1、自动调零（AZ）；2、被测电压积分（INT）；3、基准电压反积分（DE）；4、积分回零（ZI）。具体内部转换过程这里不做祥解，(一)主要介绍引脚的使用。1、R/H（25脚）当R/H=“1”（该端悬空时为“1”）时，ICL7135处于连续转换状态，每40002个时钟周期完成一次A/D转换。若R/H由“1”变“0”，则7135在完成本次A/D转换后进入保持状态，此时输出为最后一次转换结果，不受输入电压变化的影响。因此利用R/H端的功能可以使数据有保持功能。若把R/H端用作启动功能时，只要在该端输入一个正脉冲（宽度》300NS），转换器就从AZ阶段开始进行A/D转换。注意：第一次转换周期中的AZ阶段时间为9001-10001个时钟脉冲，这是由于启动脉冲和内部计数器状态不同步造成的。2、/ST（26脚）每次A/D转换周期结束后，ST端都输出5个负脉冲，其输出时间对应在每个周期开始时的5个位选信号正脉冲的中间，ST负脉冲宽度等于1/2时钟周期，第一个ST负脉冲在上次转换周期结束后101个时钟周期产生。因为每个选信号（D5--D1）的正脉冲宽度为200个时钟周期（*只有AZ和DE阶段开始时的第一个D5的脉冲宽度为201个CLK周期），所以ST负脉冲之间相隔也是200个时钟周期。需要注意的是，若上一周期为保持状态（R/H=“0”）则ST无脉冲信号输出。ST信号主要用来控制将转换结果向外部锁存器、UARTs或微处理器进行传送。3、BUSY（21脚）在双积分阶段（INT+DE），BUSY为高电平，其余时为低电平。因此利用BUSY功能，可以实现A/D转换结果的远距离双线传送，其还原方法是将BUSY和CLK“与”后来计数器，再减去10001就可得到原来的转换结果。4、OR（27脚）当输入电压超出量程范围（20000），OR将会变高。该信号在BUSY信号结束时变高。在DE阶段开始时变低。5、UR（28脚）当输入电压等于或低于满量程的9%（读数为1800），则一当BUST信号结束，UR将会变高。该信号在INT阶段开始时变低。6、POL（23脚）该信号用来指示输入电压的极性。当输入电压为正，则POL等于“1”，反之则等于“0”。该信号DE阶段开始时变化，并维持一个A/D转换调期。7、位驱动信号D5、D4、D3、D2、D1（12、17、18、19、20脚）每一位驱动信号分别输出一个正脉冲信号，脉冲宽度为200个时钟周期，其中D5对应万位选通，以下依次为千、百、十、个位。在正常输入情况下，D5--D1输出连续脉冲。当输入电压过量程时，D5--D1在AZ阶段开始时只分别输出一个脉冲，然后都处于低电平，直至DE阶段开始时才输出连续脉冲。利用这个特性，可使得显示器件在过程时产生一亮一暗的直观现象。8、B8、B4、B2、B1（16、15、14、13脚）该四端为转换结果BCD码输出，采用动态扫描输出方式，即当位选信号D5=“1”时，该四端的信号为万位数的内容，D4=“1”时为千位数内容，其余依次类推。在个、十、百、千四位数的内容输出时，BCD码范围为0000--1001，对于万位数只有0和1两种状态，所以其输出的BCD码为“0000”和“0001”。当输入电压过量程时，各位数输出全部为零，这一点在使用时应注意。最后还要说明一点，由于数字部分以DGNG端作为接地端，所以所有输出端输出电平以DGNG作为相对参考点。基准电压，基准电压的输入必须对于模拟公共端COM是正电压。ICL7135外接阻容的典型应用如图6所示．由于单片机资源的宝贵，一种利用BUSY信号特点的＂转换＂方式，大大地减少了对单片机资源的占用图2ICL7135典型应用(二)接口与编程ICL7135与MCS-51的连接连接方法，依次读出万位到个位的BCD码．本节采用另外一种方法，重点推荐采用计数法进行A/D＂转换＂的方法．ICL7135与MCS-51连接如图4所示．图3ICL7135与MCS-51连接(1)硬件连接．设MCS-51的外接晶振fOSC＝6MHz，则ALE输出约为1MHz，将ALE信号输入CD4040的CLK引脚。CD404是由12个T型触发器组成的串行二进制计数器／分频器，有12个分频输出端，Q1～Q12，最大分频系数为2＾12＝4096，由于CD4044的所有输入，输出端都设有缓冲器，所以有较好的噪声容限．CD404的Q2输出是对ALE进行了2^2＝4分频，故输入ICL7135的时钟为1MHz/4=250KHz,可得Tcp＝1/250ms＝0.004ms，由于一次转换最多需(10001+10000+20001)=40002个脉冲，故转换一次需0.004X40002≈160ms，因此ICL7135的转换速度为6.25次/S．选择这一频率，以牺牲ICL7135抗工频干扰为代价，使MC-51的16位计数器能一次计数A/D＂转