搜索
Lec9CMOS图像传感器徐江涛天津大学电信学院CMOS图像传感器像素设计9.1光生电流积分9.2CMOS有源像素9.3光谱响应与增益控制9.4CMOS图像传感器系统架构9.4.1列级处理架构9.4.2芯片级处理架构9.5CMOS图像传感器摄像系统9.1光子流积分模式光电二极管工作在电荷积分模式下：1967年GeneWeckler提出。在二极管复位完成后，输出电压是积分时间的函数。在光照下存在光电流：光子流积分模式对于n+p二极管，电容为：A是二极管面积，NA是衬底受主浓度。可以得到：可以得到：输出电压表达式包含二极管面积A，与光电流中面积A相抵消。Io为入射光子流。结论：在一定光子流条件下，收集到的电压与二极管的面积无关。（是否成立？）设定：Iphoto=1pA，则有如下的曲线：填充因子像素光敏面积占总面积的比例：电容包括像素表面和其它的电容；存在其它电荷来源；电容同时包括底面电容和侧面电容。实际情况C由二极管本身底面和侧壁电容、与光敏节点连接的其它与像素面积无关的固定电容。1、侧面电容的影响：对于0.5μm工艺，零偏条件下：30μm2像素，侧面电容占总电容的比值为0.08；但对于7μm2像素，该比值变为0.3。像素面积缩小到0.05倍，但总电容只缩小到0.07。光敏面积减小，像素输出电压减小，7μm2像素输出电压只有30μm2像素的0.7。输出电压随着光敏面积A的减小而下降。2、同时要考虑与二极管相连的其它节点的电容（列总线或像素内的电压缓冲）存在一个与像素面积无关的固定电容3、像素上存在电荷来源，与像素的面积是非线性的：来自于底面和侧面的暗电流，复位噪声：随着A下降，信噪比下降。大光敏面积可以有大的阱电容，可以提供大动态范围。9.2CMOS有源像素10.2.1三管有源像素：早期CMOS图像传感器广泛采用；面积小，可提供较高分辨率像素内没有存储节点，只能采用滚筒式曝光3T像素可以消除最主要的固定模式噪声，但不能消除kTC噪声。CMOS三管有源像素三管有源像素势垒图Reset会有固定的偏移（FPN）和随机的波动（kTC）像素结构与工作时序三管像素结构工作时序P+N+RSTSELVout耗尽区MRSMRDMSELGNDVDDbiasIRSTSel积分时间源级跟随器对电路进行大信号分析，因此对于缓冲放大管有：K=，VTM为缓冲放大管的阈值电压可得：曝光之后输出电压为：22)()(TMoutdiodeTMGSVVVKVVKI)/(2/1LWCOX)(KIVVVTMdiodeout)(intKIVCtiVVVTMdiodephotoTRDDout首先对光电二极管复位（RST=1,SEL=1），像素输出电压为Vout为：接着复位管断开（RST=0,SEL=0），光电二极管感光，曝光结束后，SEL=1，输出Vout值为：其中Vphoto为光照引起电压变化)LW(/IVVoxbiasTDDC22)LW(/IV2VVoxbiasphotoTDDC2双采样技术三管像素中复位管和缓冲放大管的阈值电压VT随像素的空间分布不同会有一些波动，在相同光强下像素响应输出不同，导致图像中产生FPN。可通过双采样技术消除FPN。双采样技术的原理是首先采样积分后的图像信号，然后采样复位信号，采用读出开关电容放大器将两次采样信号作差，消除由复位管以及缓冲放大管的阈值电压失配引起的FPN。最终得到的信号电压值为：diodeintphotosigrstout/CtiVVV但三管像素内没有存储节点，不能存储复位电压。只能用本次采样信号和下次复位电压做差，两个信号不具备相关性，因此双采样只能消除FPN，不能消除与时间相关的随机噪声。9.2.2四管PPD像素结构像素结构RSTSELVoutMTXMSELGNDVDDIbiasTXP+PNMRSMRDVFDPDFDSELRSTTXSH1SH2Timet1t2t3t4VoutVFD工作时序势垒图工作时序t1时刻行选信号SEL信号置高，选通待读出的一行像素；同时复位信号RST置高，此时像素的储存节点将包含本像素复位噪声的电平VFD储存在节点电容上。t2时刻复位信号RST置低，储存节点完全与像素电源VDD和光电二极管实现隔离，此时控制列读出的时钟信号SH1置高，将VFD经放大缓冲管MRD进行读出处理，最终得到包含像素本次复位引入的随机噪声的输出电平，并将信号存储在电容上，定义该信号为VRST。此时由于传输门MTX处于关断状态，光电二极管电荷收集不受复位操作影响。在t3时刻，信号TX置高，将传输门MTX打开，此时传输门的势垒降低至Pinned光电二极管的势阱底以下，此时在PD处聚集的光生电荷就在势场的作用下从PD区向FD区进行转移，光生电荷的完全转移，不受传输管势垒噪声的影响。由于收集的是光生电子，因此VFD下降。此储存节点信号值经放大缓冲管MRD传输到像素的输出节点上。t4时刻，控制列读出电路的时钟信号SH2置高，将此时像素输出信号采集VSIG，该信号与复位时输出信号VRST含有复位噪声来源于同一复位过程，因此它们的随机噪声相同。通过后续的相关双采样电路，可以将这两个值进行求差，从而消除复位噪声对图像的影响。Pinned降低暗电流表面Pinned技术改善了原有结构暗电流过大的问题。通过在N+区中注入P+层对其下的PN结实现隔离，光生电荷的收集远离周期性结构受到破坏、容易产生暗电流的半导体表面，从而极大地减小了暗电流。4T像素与PPD技术结合的双采样的技术是目前该领域最完美的组合台湾和以色列等地的工艺线提供了该工艺，SMIC在2007年成功开发该工艺。其他噪声采用4T像素与PPD技术组合消除了kTC噪声以后，1/f噪声变得显著。管子较小时，1/f噪声较大，处理电路的1/f噪声较小。MOS管界面陷阱，电子陷入产生噪声频率较低，也是随即噪声。CDS可以消除一部份，部分技术可以进一步步消除。上述噪声都消除以后就是PRNU的问题9.3光谱响应与增益控制红绿蓝三色光谱响应光响应增益控制由于光电探测器对红绿蓝三色的光谱响应不同，直接读出信号会造成图像颜色的失真，需对信号增益进行控制。对于芯片共用处理电路一般采用在模数转换之前加一个可编成增益放大器。对于列共用处理电路一般通过调节模数转换参考电压的范围来实现增益调节。增益控制还可用于gama校正、白平衡等9.4CMOS图像传感器系统架构模数转换器负责将模拟光信号转换成数字信号按模数转换形式图像传感器有一下三种架构：（1）芯片级信号处理架构（2）列级信号处理架构（3）像素级信号处理架构芯片级A/D转换器由于概念简单以及设计面积上的灵活性，芯片级A/D转换器是最简单的一种结构。行读出列读出输出放大器有源像素阵列ADC列级A/D转换器列级A/D转换器指图像传感器阵列中每列或几列像素共用一个A/D转换器。行读出列读出输出放大器有源像素阵列ADC像素级A/D转换器像素级A/D转换器是指图像传感器像素阵列中的每个或几个像素共用一个A/D转换器。行读出ADC和驱动电路列读出输出放大器三种模数转换方式比较优点缺点像素级并行处理在积分过程中处理信噪比高处理速度较低，因此功耗也较低容易实现全局和本地版图上的调整寄生效应的影响最小填充因子低限制A/D转换器尺寸限制A/D转换器中晶体管数可编程性和精度较差暗电流和串扰影响大列级在垂直方向上自由度高；半并行处理处理速度较低，因此功耗也较低；高填充因子；信噪比较高列宽受到限制；失配比芯片级大；功耗比像素级高芯片级芯片面积小对ADC的面积没有限制高填充因子需要高速的ADC；ADC较复杂；功耗较高；不是并行处理；芯片速度由ADC的速度限制；信噪比低9.4.1芯片级处理架构CMOS图像传感器由像素阵列、模拟信号调节电路、模拟多路选择电器、可编程增益放大器、模数转换电路和时序控制电路构成。模拟信号调节放大器读出放大电路由放大器的工作机理可知，放大器的输出电压为如果存在失调Vos，放大器的输出电压为Vsig)(VrstC2C1VosVrefVoutVsig)(VrstC2C1VrefVout多路选择器行选复位信号选择列选01479012638639输出多路选择器中译码控制电路a0a1a2Q0Q1Q2Q3Q4Q5Q6Q72a1a0a2a1a0a2a1a0a8A7A6A5A4A3A2A1A0A7Q6Q5Q4Q3Q2Q1Q0Q7Q6Q5Q4Q3Q2Q1Q0Q7Q6Q5Q4Q3Q2Q1Q0Q多路选择器中移位寄存器控制电路QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRDRCPQ0Q1Q2Q639芯片级架构模数转换芯片级处理电路通常采用高速流水线ADC9.4.2列级处理电路像素阵列读出放大器阵列单斜列并行模数转换器读出电路：移位寄存器；数字多路选择器APSRegMUXNbitAMP1comparatorDA列共用ADCColumnofCMOSArrayColumnS/HADCADCADCADCDigitalMultiplexer速度不受ADC限制，较易实现高速读出可扩展性强，适用于大像素阵列设计列处理模数转换优势尽早把模拟信号数字化以减少在模拟信号处理过程中的信号间干扰。简单的多个AD并用的结构可以在低功耗下实现高速度。缺点：设计面积受限，容易产生列FPN。APSSensorArrayDigitalMultiplexADCADCADCADCADCADCADCADCnADCpercolumnAPSSensorArrayAnalogMultiplexADCnADCperarray像素FPN与列FPN单斜模数转换器两级比较器：COM数模转换器（斜坡发生器）：DAC有多种实现方式两极锁存器:latch温度计码和格雷码计数器:Counter单斜模数转换器温度计码计数器比较器9.5CMOS图像传感器摄像系统CMOS图像传感器摄像系统构成：USB总线；SDRAM存储模块；上位机软件；CMOS图像传感器测试与评价系统系统组成FPGA，用于作为系统的控制部分，也可以用于验证数字图像处理算法的RTL模型USB传输系统，用于传输图像数据与控制信息SDRAM存储系统，用于缓存图像数据上位机程序，用于提供友好的操作界面，验证数字图像处理算法的C模型系统的时钟设计系统中的时钟域如下：SDRAM存储器所用的时钟CMOS图像传感器的主时钟CMOS图像传感器的输出时钟USB传输系统的时钟USB传输系统USB2.0控制芯片和运行在其中的固件，负责把数据按照USB2.0协议打包传送到USB主机上FPGA中的USB接口电路，负责把像素数据和控制信息传输到USB2.0控制芯片中PC上的驱动，使应用程序能够对USB设备进行读写USB传输系统通常采用的USB控制芯片为Cypress推出的CY7C68013A，结构如下：SDRAM存储系统设计使用一片128Mbit的SDRAM芯片组成存储系统。FPGA中的SDRAM接口电路把SDRAM模拟成一个写优先的FIFO。MAX_ADDR=width*height*2rd_ptrwr_prt上位机软件的设计上位机软件采用C++编写，具有如下的功能：提供友好的界面读写寄存器，实时显示输出的图像保存图像数据具备脚本编程能力，使测试工作自动化方便的添加图像处理函数，用于评价传感器的性能和验证数字图像处理算法的CModel能够在Windows/Unix下运行上位机软件的设计上位机软件的层次结构，其中灰色部分只能在Windows下编译，其他部分可以在不同的平台里编译，USB函数库用于统一不同平台下获取数据的方法系统调试结果系统调试结果