专用集成电路设计-2010(2)

2020/2/31•2.1引言•2.2集成电路制造工艺简介•2.3版图设计技术•2.4电参数设计规则第二章集成电路工艺基础及版图设计2020/2/322.4.2MOS电容集成电路中，将导电层以绝缘介质隔离就形成了电容。MOS集成电路中的寄生电容主要包括MOS管的寄生电容以及由金属、多晶硅和扩散区连线形成的连线电容。寄生电容及与其相连的等效电阻的共同作用决定了MOS电路系统的动态响应。集成电路是由不同层次结构构成的复杂系统，每层内部都会形成电阻，层与层之间都有电容。2020/2/33(1)栅极电容：与该逻辑门输出端相连各管的输入电容。(2)扩散区电容：与该逻辑门输出端相连的漏区电容。(3)布线电容：该逻辑门输出端连到其它各门的连线形成的电容。一个接有负载的MOS逻辑门输出端的总的负载电容包括三部分：2020/2/341.MOS电容特性MOS电容的特性与栅极上所加的电压紧密相关，这是因为半导体的表面状态随栅极电压的变化可处于积累层、耗尽层、反型层三种状态。1)积累层对P型衬底材料上的N型MOS器件，当UG0时，栅极上的负电荷吸引衬底中的空穴趋向硅的表面，形成积累层。这时，MOS器件的结构就像平行平板电容器，栅极和高浓度空穴积累层分别是平板电容器的两个极板。栅极栅极C0栅氧化层P-Sitoxd栅极栅极C0Cdeptox耗尽层P-Si(a)(b)dP-Sitox反型层耗尽层栅极栅极C0Cdep反型耗尽积累低频高频CC00.20UTUG(c)(d)积累层2020/2/35积累层电容由于积累层本身是和衬底相连的，所以栅电容可近似为：AtCoxox00（2-15）式中:ε0—真空介电常数；εox—SiO2的相对介电常数，其值是3.9；tox—SiO2层的厚度;A—栅极的面积。2020/2/362)耗尽层当0UGUＴ时，在正的栅电压ＵG的作用下，衬底中的空穴受到排斥而离开表面，形成一个多数载流子空穴耗尽的负电荷区域，即耗尽层栅极栅极C0栅氧化层P-Sitoxd栅极栅极C0Cdeptox耗尽层P-Si(a)(b)dP-Sitox反型层耗尽层栅极栅极C0Cdep反型耗尽积累低频高频CC00.20UTUG(c)(d)AdCSidep0式中:d——耗尽层深度，它随UG的增加而增加；εSi——硅的相对介电常数，其值是12。depdepGBCCCCC00栅极对衬底的总电容：2020/2/37UGUT，P型衬底中的电子（少数载流子）被吸引到表面，形成反型层，实际上就是N型导电沟道，见图（c）。由于在栅极下面形成了一个导电能力很强的反型层，在低频时，栅极电容又变为C0。但是，反型层中的载流子（电子）不能跟随栅电压的高频变化，因此,高频时的栅极电容仍然是最大耗尽状态下的栅极电容。3)反型层栅极栅极C0栅氧化层P-Sitoxd栅极栅极C0Cdeptox耗尽层P-Si(a)(b)dP-Sitox反型层耗尽层栅极栅极C0Cdep反型耗尽积累低频高频CC00.20UTUG(c)(d)2020/2/382.MOS器件的电容前面讨论的是栅极对衬底的电容。MOS器件中完整的寄生电容如下图：衬底栅极CGBCGSCGD栅氧化层CDB漏极沟道CSB源极(a)CGDCDBCSBCGSCGB衬底(b)耗尽层GDS(a)寄生电容示意图；(b)寄生电容电路符号示意图栅极电容由三部分组成：CG=CGS+CGD+CGB2020/2/39MOS管的栅极电容：MOS管的栅极电容在三个工作区的特性是不一样的：(1)截止区（UGSUT）。由于沟道还未形成，故CGS=CGD=0，栅极电容仍然可以表示为C0和Cdep的串联模型。(2)线性区（UGS-UTUDS）。在线性区耗尽层深度基本不变，所以CGB为常数。但此时导电沟道已经形成，CGS和CGD就必须加以考虑，这两个电容与栅极电压的大小有关，其值可用下式估算：AtCCoxoxGDGS0212020/2/310AtCoxoxGS032(3)饱和区（UGS-UTUDS）。此时沟道是一强反型层，靠近漏区的一端被夹断，因此CGD=0，而CGS增加为：三个工作区内，栅极电容的计算公式：2020/2/311图2-20总的栅极电容与UGS的关系1.00GCC0OUTUGSMOS管总的栅极电容的某些成分和栅极电压有紧密联系，但总的栅极电容只有在开启电压附近随UGS变化较大（如下图），其它区域均近似等于栅氧化层电容C0。2020/2/3123.扩散区电容MOS管的源区和漏区都是由浅的N+扩散区或P+扩散区构成的，扩散区也用作互连线。这些扩散区对衬底（或阱）就有寄生电容存在，寄生电容的大小与将扩散区和衬底（或阱）隔开的耗尽层的有效面积成正比，与扩散区和衬底（或阱）之间的电压有关。由于扩散区总是有一定深度的，扩散区对衬底（或阱）的结面积就包括底部面积和周围的侧壁面积两部分（如图）。2020/2/313图2-21(a)扩散电容基本结构；(b)扩散电容模型a多晶硅ba源扩散区漏扩散区栅极场氧衬底(a)bCjpCjpCjpCjp扩散区(b)耗尽层扩散区的厚度可以看成一个常数，这样侧壁面积就和侧壁周长成正比。因此,总的扩散电容可表示为：Cd=Cja(a×b)+Cjp(2a+2b)2020/2/314随着工艺的改进，在扩散区面积逐渐减小的情况下，侧壁电容就变得非常重要了。典型N阱1μm工艺扩散电容值列于表2-6中(单位：pF/μm2)。2020/2/3154.布线电容金属、多晶硅、扩散区常被用作互连线，它们相互之间以及它们与衬底之间都会形成电容。采用简单的平行板电容器模型可粗略估计这些电容值的大小为：AtC（2-2４）式中:ε——介质的绝对介电常数；t——介质的厚度;A——互连线的面积。2020/2/316图2-22平行板电容及边缘效应衬底边缘电容互连线SiO2衬底边缘电容平行板电容模型忽略了由边缘电场引起的边缘效应。互连线对衬底及互连线之间都有边缘效应，这样前面估算的电容比实际值要小。随着连线的宽度和高度按比例缩小，边缘效应的影响就更加显著。2020/2/317第三章MOS集成电路器件基础3.1MOS场效应管(MOSFET)的结构及符号3.2MOS管的电流电压特性2020/2/318预期MOS管有什么特性：右图是NMOS管的符号，图中表示三个端口：栅（G）、源（S)、漏（D）。如果栅电压UG是高电平晶体管的源漏导通，如果栅电压为低电平，则漏源断开。DBSGNMOSSBDGPMOS(a)DNMOSBGSSPMOSBGD(b)DSNMOSSDGPMOS(c)DNMOSGSSPMOSGD(d)G即使这样简单的描述，我们还需要回答几个问题：UG多大时器件导通？换句话说，阈值电压多少？当器件导通或断开时，漏源之间的电阻多大?这个电阻和端电压之间的关系是怎样？2020/2/3193.1MOS场效应管(MOSFET)的结构及符号3.1.1NMOS管的简化结构如图3-1所示该器件制作在P型衬底上，两个重掺杂N区形成源区和漏区，重掺杂多晶硅区作为栅极，一层薄SiO2绝缘层作为栅极与衬底的隔离。在栅氧下的衬底表面是导电沟道。图3-1NMOS管的简化结构多晶硅GSD氧化层LeffLdrawnN＋N＋P型衬底LDW2020/2/320由于源漏结的横向扩散，栅源和栅漏有一重叠长度为LD，所以导电沟道有效长度(Leff)将小于版图中所画的导电沟道总长度，用L表示。W表示沟道宽度。宽长比(W/L)和氧化层厚度tox这两个参数对MOS管的性能非常重要。MOS技术发展中的主要推动力就是在保证电性能参数不下降的前提下，一代一代地缩小沟道长度L和氧化层厚度tox。多晶硅GSD氧化层LeffLdrawnN＋N＋P型衬底LDW2020/2/321N＋P＋P＋BSGDN型衬底(a)BSGDP＋N＋N＋P型衬底(b)UDD(a)PMOS管(b)NMOS管3.1.2N阱及PMOS为了使MOS管的电流只在导电沟道中沿表面流动而不产生垂直于衬底的额外电流，源、漏以及沟道和衬底间必须形成反偏的PN结隔离。因此，NMOS管的衬底B必须接到系统的最低电位点(例如“地”)，而PMOS管的衬底B必须要接到系统的最高电位点(例如正电源UDD)。衬底的连接如图3-2所示。图3-2衬底的连接2020/2/322但互补型CMOS技术中NMOS和PMOS要做在同一晶片，即同一衬底上。因此必须为某一器件做一个称之为“阱(Well)”的“局部衬底”。通常把PMOS器件做在N阱中，同时N阱要接一定电位，通常高电位UDD，以保证PMOS的漏源结保持反偏。图3-3互补型CMOS管N阱中的PMOSP＋N＋N＋BSGDP型衬底P＋GP＋DN＋BN阱S2020/2/3233.1.3MOS管常用符号图3-4MOS管常用符号DBSGNMOSSBDGPMOS(a)DNMOSBGSSPMOSBGD(b)DSNMOSSDGPMOS(c)DNMOSGSSPMOSGD(d)G2020/2/324２．工作原理再增加uGS→纵向电场↑→将P区少子电子聚集到P区表面→形成导电沟道，如果此时加有漏源电压，就可以形成漏极电流id。栅源电压uGS的控制作用---P衬底sgN+bdVDD二氧化硅+N---s二氧化硅P衬底gDDV+Nd+bNVGGid当uGS=0V时，漏源之间相当两个背靠背的二极管，在d、s之间加上电压也不会形成电流，即管子截止。当uGS＞0V时→纵向电场→将靠近栅极下方的空穴向下排斥→耗尽层。2020/2/325阈值电压（回答第一个问题：UG多大时器件导通？换句话说，阈值电压多少？）以NMOS为例。3.2MOS管的电流电压特性（C）随着UG增大，经历：a）初始；b）耗尽；c）反型。形成沟道所对应的电压UG称为阈值电压。UGUGUG2020/2/326图3-5给出增强型NMOS管和PMOS管工作在恒流区的转移特性，其中UTHN(UTHP)为开启电压，即阈值电压。PMOS的导通现象类似于NMOS，但其所有的极性都是相反的。栅源电压足够“负”，在氧化层和N衬底表面就会形成一个由空穴组成的反型层。图3-5MOS管的转移特性－uGSiD－iDPMOSuGSUTHPUTHNNMOSO3.2.1MOS管的转移特性2020/2/327NMOS阈值电压UTHN的定义为界面反型层的电子浓度等于P型衬底的多子浓度时的栅极电压。UTHN与材料、掺杂浓度、栅氧化层电容等诸多因素有关。还可以通过向沟道区注入杂质，从而改变氧化层表面附近的衬底掺杂浓度来控制阈值电压的大小。栅极栅极C0栅氧化层P-Sitoxd栅极栅极C0Cdeptox耗尽层P-Si(a)(b)dP-Sitox反型层耗尽层栅极栅极C0Cdep反型耗尽积累低频高频CC00.20UTUG(c)(d)沟道区2020/2/328增强型MOS和耗尽型MOSUGS增强型：在UGS=0时，漏源之间没有导电通道，在达到一定值时才有导电电流。耗尽型：在UGS=0时，漏源之间就有导电通道。在制造过程中，在SiO2绝缘层中掺入大量的正离子。在UGS=0时，在这些正离子的作用下，P型衬底表面已经出现反型层，即存在导电沟道。栅极栅极C0栅氧化层P-Sitoxd栅极栅极C0Cdeptox耗尽层P-Si(a)(b)dP-Sitox反型层耗尽层栅极栅极C0Cdep反型耗尽积累低频高频CC00.20UTUG(c)(d)SiO22020/2/3293.2.2MOS管的输出特性增强型NMOS输出特性如下图3-6。栅压UGS超过阈值电压UTHN后，开始出现电流且栅压UGS越大，漏极电流也越大的现象，体现了栅压对漏极电流有明显的控制作用。漏极电压UDS对漏极电流ID的控制作用基本上分两段，即线性区和饱和区。为了不和双极型晶体管的饱和区混淆，将MOS管的饱和区称为恒流区。线性区和恒流区是以预夹断点的连线为分界线。线性区饱和区(恒流区)IDUGS＝5VUGS＝2.5VUGS＝1.5VUDSO2020/2/330UDSUGS-UTH，