ANSYSCPS芯片_系统协同SI、PI与EMI分析

©2011ANSYS,Inc.May16,20131ANSYSCPS芯片&系统协同SI、PI与EMI分析侯明刚[e-mail]©2011ANSYS,Inc.May16,20132电源完整性的挑战与解决方案©2011ANSYS,Inc.May16,20133芯片到芯片的系统异常复杂:•发射端/接收端•3D互连器件•芯片到封装的连接•封装到子卡的连接•子卡到背板的连接•供电网络的影响复杂的设计会导致•新的未知现象带来的高风险•设计错误将付出更高的代价需要新的方法和仿真工具来解决上述困难。高速设计的趋势要求在进行系统设计时考虑芯片的影响+-+-ViaViaViaMSSLSLPackagePackageConnectorBackplaneDaughterCard©2011ANSYS,Inc.May16,20134电源分配网络（PowerDistributionNetwork,PDN）多级电源分配网络需要向系统中的所有器件提供符合要求的电源对PDN的要求:•需要像芯片提供纯净的电源•提供低阻抗，低噪声的信号参考路径•不能导致超标的电磁辐射典型的PDN一般包括•电源模块(VRM)•PCB板上的电源地平面及去耦电容•封装上的电源地平面及去耦电容•芯片内的电源地结构©2011ANSYS,Inc.May16,20135包含PCB,封装和芯片的PDN示意图ChipDiscreteDecouplingCapacitoronPCBVRMBulkCapacitorLowInductanceCapacitoronPackageBallGridArrayPackageBallBondingGroundPowerChipPackagePCBΔIWireBondingPackageP/GNetworkBallBondingPCBP/GNetworkVRMBulkCapacitorNearVRMDecouplingCapacitorOnPCBDecouplingCapacitorOnPackageDecouplingCapacitorOnChipFullPDNVeryLowFrequencyCurrentLowFrequencyCurrentMediumFrequencyCurrentHighFrequencyCurrentVeryHighFrequencyCurrentBoardLevelP/GImpedance?©2011ANSYS,Inc.May16,20136Redhawk生成包含芯片内部PDN效应和开关电流时域波形的芯片电源模型（chippowermodel,CPM)Sentinel-PSI和SIWAVE提取封装和PCB的宽带S参数模型PIAdvisor对去耦电容的进行优化以满足PDN的目标阻抗DesignerSI在时域上对电源噪声进行仿真考虑芯片影响的ANSYS电源完整性解决方案0.002.004.006.008.0010.00Time[ns]1.4501.4751.5001.5251.550V(u1_vcc)[V]CPMCurrentU1VCCCurveInfominmaxpk2pkavgV(u1_vcc)NexximTransient1.45071.54890.09821.4946©2011ANSYS,Inc.May16,20137芯片电源模型(CPM)©2011ANSYS,Inc.May16,20138芯片设计部分原型设计验收封装/PCB部分选择和布局封装设计系统验收CPM利用CPM进行芯片，封装和系统的协同分析©2011ANSYS,Inc.May16,201399每一对电源地的C4bump都包括:基于芯片layout的芯片PDN寄生参数流过此bump对的瞬态电流CPM是一种基于实际物理拓扑结构的有源模型。PCB+PackageCPM中包括哪些东西©2011ANSYS,Inc.May16,201310TraditionalDieModelRedHawk(SoC)LayoutChipPowerModelRLCreduction:billionsofparasiticstothousandsofSpiceelementsDistributedwithfullcouplingsApacheCPM™Library芯片电流芯片寄生参数传统的芯片模型单个集总器件模型CPMCPM的好处©2011ANSYS,Inc.May16,201311在SIWAVE中使用CPM主要包括1在频域模型提取的时候考虑芯片的PDN的影响2自动连接将CPM引脚与封装相应位置进行连接在SIWAVE中使用CPM©2011ANSYS,Inc.May16,201312在SIWAVE中使用CPM的设置©2011ANSYS,Inc.May16,201313在SIWAVE中使用CPM的设置©2011ANSYS,Inc.May16,201314CPM对电源阻抗的影响0.101.0010.00Freq[GHz]0.101.0010.00100.001000.00mag(Z(FCHIP_VDD_15,FCHIP_VDD_15))analysis_v2PDNImpedanceatDieCurveInfomag(Z(FCHIP_VDD_15,FCHIP_VDD_15))SYZSweep1mag(Z(FCHIP_VDD_15,FCHIP_VDD_15))SYZSweep2PKGPKG+CPM©2011ANSYS,Inc.May16,201315SentinelPSI©2011ANSYS,Inc.May16,201316ANSYSPackage/BoardSolvers混合全波3D全波SIwaveSentinel-PSI•使用棱柱网格的快速有限元法•特别适合封装的电源完整性分析•速度和精度的完美折衷针对封装和PCB的快速混合算法考虑大部分三维效应无与伦比的速度速度更快©2011ANSYS,Inc.May16,201317SentinelPSI的特有功能SentinelPSI可以精确仿真包括如下结构的封装/PCB•包含大量过孔的金属平面–蜂窝状(SwissCheese)的电源地平面–阴影状(Hatched)的电源地平面•缺少参考平面的2层PCB板•非理想参考平面的传输线•支持无参考端的集总端口•可视化电源地上的电流•大尺寸的反焊盘阴影状平面结构无参考端的集总端口连续的大尺寸反焊盘经过非理想参考平面的传输线©2011ANSYS,Inc.May16,201318PIAdvisor可以自动优化电容选择和布局以满足电源目标阻抗输入:•电容位置•备选电容输出:•电容选择和布局策略，指导用户哪种电容应该被放置在何处。•每种策略所对应的电源阻抗PIAdvisor©2011ANSYS,Inc.May16,201319目标阻抗（TargetImpedance）©2011ANSYS,Inc.May16,201320目标阻抗•电源完整性分析一般都会设计到目标阻抗的概念–不超过最大允许值的电源阻抗会使得电源噪声控制在可接受的范围内•一些技术参考文献中给的目标阻抗定义如下•但是后面的例子会证明上面这个公式的使用并非看起来那么简单PDNIpwrZPDNVnoise+_Vnoise=IpwrZPDNZtarget=Vnoise(max)Ipwr(ACpeak)f|Z|Mag.ofZtargetZ©2011ANSYS,Inc.May16,201321一个简单的目标阻抗例子•假设电源电流的交流分量如下所示（在I1=I2=I3=2A）•允许的最大电压波动为1V•根据上一页中的方法，在全频带上设置目标阻抗为0.5欧姆可以满足噪声的需求。-2-101200.511.522.5Current(A)ZPDN0.5WFreq注意：目标阻抗计算时并没有相位©2011ANSYS,Inc.May16,201322电源阻抗相位不同所带来的影响•假设PDN的阻抗的幅度在每个频点处都满足|Z1|=|Z2|=|Z3|=0.5欧姆,但是在不同的频点有不同的相位-2-101200.511.522.5Current(A)Voltage(V)qZ1=qZ2=qZ3=0-2-101200.511.522.5Current(A)Voltage(V)-2-101200.511.522.5Current(A)Voltage(V)qZ1=0qZ2=90oqZ3=0qZ1=-90oqZ2=-90oqZ3=-90o通过简单的公式计算得到的目标阻抗可以提供有用的指导，但是最终结果仍然要由时域仿真来验证©2011ANSYS,Inc.May16,201323目标阻抗的说明1在不考虑相位的情况下得到的目标阻抗幅度无法保证时域电压噪声不超过限定的幅度2目前的目标阻抗计算方法都没有考虑阻抗相位的影响。©2011ANSYS,Inc.May16,201324信号完整性案例分析©2011ANSYS,Inc.May16,2013251.5V供电电压为板子上的FPGA供电芯片使用CPM进行建模封装使用S参数模型板子的模型使用SIWAVE提取,包括如下网络•GND•VCC_1V5整个系统的激励使用CPM内记录的芯片工作电流被测PDN基本情况©2011ANSYS,Inc.May16,201326时域电路搭建0V5DC=1.5VAName=i_u1VName=u1_vccPort1Port2FGBChannelPowerOnlyVCCVSSDieCurrent0©2011ANSYS,Inc.May16,2013270.002.004.006.008.0010.00Time[ns]300.00400.00500.00600.00700.00800.00900.001000.00Ipositive(i_u1)[mA]CPMCurrentDieCurrentm2m1CurveInfoIpositive(i_u1)NexximTransientNameXYm17.3200444.1449m29.8700422.7601NameDelta(X)Delta(Y)Slope(Y)InvSlope(Y)d(m1,m2)2.5500-21.3847-8.3862-0.1192芯片端电流0V5DC=1.5VAName=i_u1VName=u1_vccPort1Port2FGBChannelPowerOnlyVCCVSSDieCurrent0DieCurrent©2011ANSYS,Inc.May16,201328PDN通道组成0V5DC=1.5VAName=i_u1VName=u1_vccPort1Port2FGBChannelPowerOnlyVCCVSSDieCurrent00Port1Port2VCCVSSDiePDNVCC_DIEVCC_BGAFGBPackageVCC_BGAVCC_VRMFGBBoardPCB封装芯片©2011ANSYS,Inc.May16,201329板子，封装和芯片单独的PDN阻抗图1.0010.00100.001000.0010000.00F[MHz]0.000.010.101.0010.00100.001000.00Y1[ohm]FGBBoardPDNImpedanceComponentsCurveInfoBoardLinearFrequencyPackageImportedDieImportedBoardPackageCPM©2011ANSYS,Inc.May16,201330完整系统的PDN阻抗图1.0010.00100.001000.0010000.00F[MHz]0.000.010.101.00mag(Z(Port2,Port2))[ohm]FGBChannelPowerOnlyFullPDNImpedanceCurveInfomag(Z(Port2,Port2))LinearFrequencyFullPDN©2011ANSYS,Inc.May16,201331封装PDN的拟合0Port1883.15pFC236485.35pFC23723.