[电力行业]MSTP芯片说明书Rev2(pdf 207页)

MSTP芯片说明书Rev2清华大学电子工程系MSTP芯片说明书清华大学电子工程系Page2of207目录：1，芯片特点..................................................................32，芯片框图..................................................................63，芯片应用..................................................................74，芯片管脚..................................................................85，功能模块.................................................................386，芯片工作模式.............................................................647．芯片时序.................................................................659，寄存器列表...............................................................7610，封装...................................................................20611，参考文献...............................................................207MSTP芯片说明书清华大学电子工程系Page3of2071，芯片特点¾支持4个10M/100M全双工以太网MII接口到SONET/SDH的复用与解复用¾支持一个1000M全双工以太网GMII接口到SONET/SDH的复用与解复用¾支持HDLC、LAPS及GFP协议封装以太网帧¾支持以太网的管理接口¾支持基于pause帧的以太网的流量控制¾每个10M/100M以太网接口可选1－48个VC12的虚级联¾提供128外部SDRAM接口完成虚级联延时差的补偿及作为以太网接口的缓存¾提供4个标准POSL2（8位）接口，可以实现RPR应用¾支持63个TU12的指针处理及VC12的开销处理¾支持16路E1接口的处理，包括HDB3编解码、时钟恢复、码速调整及去调整，以及接收端的数字去抖动和漂移的解同步器¾芯片内置CDR，片内实现双向155MSTM-1时钟和数据的恢复。¾提供双向STM-1帧同步、断开销的完全处理，提供段开销的串行输出接口¾提供双向AU4的高阶指针处理¾提供双向VC4的高阶通道开销的完全处理¾完成双向VC4←→STM-1的映射/去映射功能，可以通过指针调整操作容纳发送VC4数据与系统参考时钟之间的准同步频差或相差¾提供SDH再生段开销和复用段开销终结¾芯片内含双向STM－1的指针下泄功能¾提供19.44MHz的并行STM-1或155.520MHz的串行STM-1，处理双向的19.44Mbyte/s或155.520Mbit/s的数据流¾提供标准Tlecom-busVC4总线¾支持并发选收的双总线处理¾上行VC4总线定时可选为上行定时或下行定时¾支持标准单片机间接口，提供丰富性能计数器、状态寄存器、告警寄存器、中断寄存器以及配置寄存器¾采用PBGA封装1）SDH部分¾符合国际标准G707¾片内提供CDR，支持双向STM-1数据流的定时和数据恢复¾完成STM-1同步，扰码和解扰码¾检测信号丢失(LOS)，失帧(OOF)，帧同步丢失(LOF)，远端接收失效(MSRDI)，告警指示信号(AIS)，和保护切换字节失效告警(APSF)¾提取并处理自动保护切换字节(K1，K2)¾接收并行或串行的STM－1数据流，对AU指针(H1，H2，和H3)进行解释和生成，提取有效净荷，输出VC4总线¾提取部分VC4高阶通道开销¾计算比特间插奇偶校验并与接收比特间插奇偶校验码(B1，B2，B3)比较得到校验错误数目¾对近端比特间插奇偶校验错误数目进行累计(B1，B2，B3)。计数可以根据设置对误子块数目或误块数目计数¾从输入数据流中提取网络通道字节(E1，E2)，数据通信通道(DCC1，DCC2)和用MSTP芯片说明书清华大学电子工程系Page4of207户通道字节(F1)并将它们串行输出¾提取和插入E.164格式的16字节段连接标识符(J0)，并写入内部寄存器¾提取和插入E.164格式的16字节通道连接标识符(J1)，并写入内部寄存器¾完成VC4的解复用和复用，分解到TU12¾完成63TU12的指针解释，给出指针丢失（LOP）、告警（AIS）¾完成63VC12的开销字节V5、Z6、Z7处理，给出信号标记适配（SLM）、远端缺陷指示（RDI）、远端失效指示（RFI）、校验错计数和告警等¾完成63VC12的开销字节J2的16字节复帧处理¾完成63VC12的开销字节V5、J2、Z6、Z7的生成和插入¾完成63TU12的指针生成¾完成VC4高阶通道开销的生成和插入¾完成AU4高阶指针的生成¾完成STM-1断开销的生成和插入2）E1处理¾片内提供HDB3编解码和定时恢复¾采用＋/0/－码速调整及去调整完成E1到VC12的映射及其反过程¾采用统计预测时钟恢复技术完成E1时钟的抖动和漂移压缩，恢复出高精度时钟3）以太网处理¾符合国际标准802.3¾提供一个Gbit以太网接口¾提供4路全双工10M/100M以太网MII接口，采用外部SDRAM实现每路昀多8M的发送缓存¾对每个以太网口，提供MDC、MDIO管理接口¾完成以太网帧的FCS校验、长度校验、完整性校验，并提供相关性能统计计数器，对错包可通过寄存器设置删除或前传¾提供采用pause帧的流控机制¾支持VLAN4）HDLC/LAPS处理¾符合国际标准建议X.86¾完成32位FCS序列校验和生成¾通过特殊字节替代的方式完成净荷的透明传送¾X^43＋1扰码和解扰码¾提供包括字节计数、包计数、各种错包计数等性能统计计数器以及告警¾可选HDLC/LAPS5）GFP处理¾符合国际标准建议G.7041¾完成核心包头和类型包头的处理¾采用3个并行帧同步搜索器完成数据包的定界¾支持管理数据包。业务数据包和空包的处理¾产生并检测CSF¾X^43＋1扰码和解扰码¾提供包括字节计数、包计数、各种错包计数等性能统计计数器以及告警6）虚级联及LCAS处理¾符合国际标准建议G707、G7042MSTP芯片说明书清华大学电子工程系Page5of207¾支持1－4个虚级联组，每一虚级联组支持1－48个VC12虚级联¾采用外部SDRAM实现延时补偿，支持的每一虚级联组成员间昀大延时为128ms¾支持LCAS和非LCAS两种模式，支持与LCAS或非LCAS的其他设备的互联¾采用LCAS，可以实现在数据无错的条件下，通过网管命令增加或减少虚级联组的VC12成员数¾采用LCAS，在虚级联组的成员发生故障时可以临时去处故障成员而不会影响其他成员7）POSL2接口¾提供四个标准POSL2接口¾提供256字节FIFO，并可设置上下水线实现POS接口与链路层的互联¾提供完备的性能统计计数器以及相关告警信息8）芯片接口¾提供155MSTM－1并行和串行接口¾提供短段开销、高阶通道开销、低阶通道开销的串行输入输出接口¾提供VC4TelecomBus双总线接口¾提供4个10M、/00M以太网MII接口和管理接口¾提供1个Gbit以太网GMII接口¾提供四个POSL2接口¾提供标准单片机接口MSTP芯片说明书清华大学电子工程系Page6of2072，芯片框图TUPPTUPP段开销处理CDRCDR接收VC虚级联处理及路序分配VTPIRTOPRTTBVTPIRTOPRTTBVTPIRTOPRTTBLAPS/GFP打包LAPS/GFP打包LAPS/GFP打包LAPS/GFP拆包LAPS/GFP拆包LAPS/GFP打包LAPS/GFP打包LAPS/GFP打包10/100ethMAC1000MethMAC公用接口分配4XMIIGMII4XPOS16路E1接收处理4XMII/4XPOS/GMII16XE1开销告警串口发送VC虚级联处理及路序分配TU1xVC1xTU1xVC1xTU1xVC1xLAPS/GFP打包LAPS/GFP打包LAPS/GFP打包LAPS/GFP打包LAPS/GFP打包LAPS/GFP打包LAPS/GFP打包LAPS/GFP打包10/100ethMAC1000MethMAC公用接口分配4XMIIGMII16路E1发送处理16XE14XMII/4XPOS/GMIIA向B向MCUSDRAM接口4XPOS段开销处理高阶指针处理高阶开销处理段开销处理高阶指针处理高阶开销处理MSTP芯片说明书清华大学电子工程系Page7of2073，芯片应用1）10M/100M/1000M以太网overSDH点对点远程传输光模块光模块EOS芯片10/100M以太网交换机Upto16XE11000M以太网PHYEOS芯片其他芯片或设备总线TelecomBus2）应用于基于RPR的以太网环路传输EOS芯片10/100M/1000M以太网交换机/PHYUpto16XE1RPRMACRPRMACPOSL2光模块光模块其他芯片或设备总线TelecomBusMSTP芯片说明书清华大学电子工程系Page8of2074，芯片管脚芯片采用756脚BGA封装，管脚位置对应图如下图所示。1）SDH部分名称管脚类型驱动说明AN14ARSDIPARSDINAP14INPUTPECLA向接收STM-1串行数据差分输入。片内CDR完成定时提取、数据恢复、串并转换等功能。ARPDI[7]U1INPUTARPDI[6]U2INPUTARPDI[5]V1INPUTARPDI[4]V2INPUTARPDI[3]W1INPUTARPDI[2]W2INPUTARPDI[1]Y1INPUTARPDI[0]Y2INPUTA向接收STM-1并行数据总线输入，其中7为昀高位MSB。如果采用片内CDR，则本组总线输入没有意义；如果不采用片内CDR，则本组总线为A向STM-1数据输入。ARPDI在ARPCKI上升沿采样。ARPCKIAA1INPUTA向接收STM-1并行时钟输入。如果采用片内CDR，则本时钟输入没有意义；如果不采用片内CDR，则本时钟为A向STM-1并数据输入时钟。ALOSOL4OUTPUT4mAA向STM-1接收信号丢失告警，高电平有效。当输入码流中出现了超过750μs，也就是6帧的持续全零码型时，此信号为高，当非全零信号出现时，此信号为低。MSTP芯片说明书清华大学电子工程系Page9of207ALOFOL3OUTPUT4mAA向STM-1帧丢失告警信号,高电平有效。在失帧(OOF)状态持续3ms(即24帧)后为高，LOFO在非失帧状态持续3ms后为低。AOOFOJ6OUTPUT4mAA向失帧告警信号(OOFO)，高电平有效。在STM-1输入码流中连续3帧无法找到有效的帧同步码型(A1，A1，A2)时为高。OOFO在连续2帧找到有效的帧同步码型后为低。AMSAISOL5OUTPUT4mAA向复用段告警指示信号，高电平有效，与寄存器MSAISV状态相同。MSAIS状态在输入K2字节的比特6，7，8中连续3帧检测到111时产生。MSAIS状态在输入码流中的K2字节的比特6，7，8中连续3帧检测到非111码型时消除。APAISVOM4OUTPUT4mAA向接收端高阶指针解释AIS告警输出，高电平有效，与寄存器PAISV状态相同。该告警的生成和消除参考高阶指针处理部分。APLOPVOM3OUTPUT4mAA向接收端高阶指针丢失LOP告警输出，高电平有效，与寄存器PLOPV状态相同。该