数字电子技术基础 第七章 半导体存储器

电子技术第七章半导体存储器数字电路部分第七章半导体存储器本章的重点：1．存储器的基本工作原理、分类和每种类型存储器的特点；2．扩展存储器容量的方法；3．用存储器设计组合逻辑电路的原理和方法。因为存储器几乎都作成LSI器件，所以这一章的重点内容是如何正确使用这些器件。存储器内部的电路结构不是课程的重点。本章的难点：在本章的重点内容中基本没有难点。第七章半导体存储器§7-1概述§7-2只读存储器ROM§7-3随机存储器RAM§7-4存储器容量的扩展§7-5用存储器实现组合逻辑函数存储器：存储大量二值信息（或称为二值数据）的半导体器件。用途：在计算机或数字系统中存储数据。与寄存器的区别：以字为单位存取，每字包含若干位。各个字的相同位通过同一引脚与外界联系。每个字分配一个地址，因此内部有地址译码器。7.1概述随机存储器（RandomAccessMemoryRAM）半导体存储器能存储大量二值信息，是数字系统不可缺少的部分1、衡量指标存储速度只读存储器（Read-OnlyMemoryROM）存储量2、种类ROM掩模ROM可编程ROM：PROM可擦除可编程ROM：EPROM电抹可编程ROM（E2PROM）RAM静态RAM：SRAM动态RAM：DRAM由制造工艺分：双极型MOS型7.2只读存储器（ROM）分类掩模ROM可编程ROM（PROM—ProgrammableROM）可擦除可编程ROM（EPROM—ErasablePROM）说明:掩模ROMPROM生产过程中在掩模板控制下写入，内容固定，不能更改内容可由用户编好后写入，一经写入不能更改紫外光擦除（约二十分钟）EPROM存储数据可以更改，但改写麻烦，工作时只读EEPROM或E2PROM电擦除（几十毫秒）7.2.1掩模只读存储器ROM根据用户要求专门设计的掩模板把数据：“固化”在ROM中电路结构地址输入存储矩阵地址译码器输出缓冲器数据输出地址译码器：将输出的地址代码翻译成相应的控制信号，把指定单元选出，其数据送输出缓冲器输出缓冲器提高存储器带负载的能力实现输出状态三态控制，与系统总线连接1.基本结构一、ROM的结构示意图地址输入数据输出01~AAn—n位地址01~DDb—b位数据A0A1An-1D0D1Db-1D0D1Db-1A0A1An-12n×bROM……………………最高位最低位2.内部结构示意图存储单元数据输出字线位线地址译码器ROM存储容量=字线数位线数=2nb（位）地址输入0单元1单元i单元2n-1单元D0D1Db-1A0A1An-1W0W1WiW2n-1W0(m0)W2(m2)D0=W0+W2=m0+m2•ROM的基本工作原理1.电路组成二极管或门二极管与门W0(m0)+VCC1A0A1A111A01VccEND3END2END1END0D3D2D1D0W0(m0)W1(m1)W2(m2)W3(m3)与门阵列(译码器)或门阵列(编码器)位线字线输出缓冲EN2.工作原理按组合电路进行分析。二－四线译码器A1,A0的四个最小项字线存储矩阵是四个二极管或门；当EN=0时，。iiDDD1=D3=A0D0=W1+W0=A1真值表：真值表与存储单元有一一对应关系位线0011D01010D11101D21010D31010A01100A1D3=W1+W3=A1A0+A1A0=A0D2=W1=A1+A0NMOS管存储矩阵W0W1W2W3D3D2D1D0VDD交叉点处接有MOS管时相当于存1，没有MOS管时相当于存0。交叉点的数目称为存储单元数，用4（字数）×4（位数）表示。•固定ROM电路结构简单，集成度高•组合逻辑电路产品出厂时存的全是1，用户可一次性写入，即把某些1改为0。但不能多次擦除。存储单元多采用熔丝－－低熔点金属或多晶硅。写入时设法在熔丝上通入较大的电流将熔丝烧断。编程时VCC和字线电压提高7.2.2PROM16字×8位的PROM十六条字线八条位线20V十几微秒编程脉冲读出时，读出放大器AR工作，写入放大器AW不工作。写入时，在位线输入编程脉冲使写入放大器工作，且输出低电平，同时相应的字线和VCC提高到编程电平，将对应的熔丝烧断。缺点：不能重复擦除。•PROM：所有的存储单元均为0或1，可根据需要改写一次存入数据（编程）的方法：熔断法，PN结击穿法•EPROM：可根据需要改写多次，将存储器原有的信息抹去，再写入新的信息，允许改写几百次方法：利用雪崩击穿，采用特殊的雪崩注入MOS管或叠栅注入MOS管擦除方式：紫外线照射特点：擦除操作复杂，速度慢，正常工作时不能随意改写•E2PROM：允许改写100～10000次方法：利用隧道效应，采用具有两个栅极的特制NMOS管和一个普通NMOS管擦除方式：加电特点：擦除操作简单，速度快，正常工作时最好不要随意改写•FlashMemory:快闪存储器方法：采用特殊的单管叠栅MOS管，写入用雪崩注入，擦除利用隧道效应擦除方式：加电特点：擦除操作简单，集成度高，容量大7.3随机存储器RAM7.3.1静态随机存储器RAM电路结构地址输入存储矩阵行地址译码读写控制I/O地址译码器：行地址译码选出一行，列地址译码选出一列（或几列）列地址译码地址输入CSR/WCS＝0片选有效，可进行读写R/w＝1执行读操作R/w＝0执行写操作2114RAM（1024×4位）1.存储容量存储器存储数据的能力，为存储器含存储单元的总位数。存储容量=字数位数字—word位—bit1k1:1024个字每个字1位存储容量1k1k4:1024个字每个字4位存储容量4k2568:256个字每个字8位存储容量2k64k16:64k个字每个字16位存储容量1024k（1M）2.存储容量与地址位数的关系存储容量25648位地址256=284位数据输出存储容量8k88k=8210=21313位地址8位数据输出7.4存储器容量的扩展7.4.1位扩展方式8片1024×1位的RAM，构成1024×8位的RAM方法：所有输入信号都并联（地址信号、片选信号和读写信号）。输出并列。N=目标存储器容量已有存储器容量7.4.2字扩展方式4片256×8位的RAM，构成1024×8位的RAM例：用256字×8位RAM组成1024字×8位存储器。特点：必须使用译码器。方法：片内地址信号并联；多余地址端通过译码器接至各片的片选端；I/O同名端并联。并联并联译码器4片256×8位的RAM，构成1024×8位的RAMA9A800Y0=0A7A6A5A4A3A2A1A0000000000……11111111CS=0字线025501Y1=0……0000000001111111125651110Y2=0000000000……1111111151276711Y3=0000000000……111111117681023ROM的每个输出都是由地址输入的最小项之和的形式给出的，因此可以用来实现组合逻辑函数。7.5用存储器实现组合逻辑函数000110110101A1A0101001111110D3D2D1D0输入变量输出函数一个ROM的数据表逻辑结构示意图m0A0A1An-1m1mim2n-1译码器Z0(D0)……或门Z1(D1)……或门Zb-1(Db-1)……或门……2n个与门构成n位二进制译码器,输出2n个最小项。01210DmmmZni1101DmmmZi...112101b-ib-DmmmmZnn个输入变量b个输出函数或门阵列与门阵列例7.5.1用ROM设计八段字符译码器，以输入地址A3A2A1A0为DCBA，以输出数据D0D1……D7作为a,b,……,g,h输入变量解：将原函数化成最小项之和形式：例7.5.2用ROM产生组合逻辑函数：Y1=ABC+ABCY2=ABCD+BCD+ABCDY3=ABCD+ABCDY4=ABCD+ABCDY1=m2+m3+m6+m7Y2=m6+m7+m10+m14Y3=m4+m14Y4=m2+m15列出数据表：不可编程打点处有二极管ROM的简化表示方法。ROM应用举例用ROM实现以下逻辑函数Y1=m(2,3,4,5,8,9,14,15）Y2=m(6,7,10,11,14,15）Y3=m(0,3,6,9,12,15）Y4=m(7,11,13,14,15）A1B1C1D1m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15Y2Y3Y4Y1译码器编码器